mbed official / mbed

The official Mbed 2 C/C++ SDK provides the software platform and libraries to build your applications.

Dependents:   hello SerialTestv11 SerialTestv12 Sierpinski ... more

mbed 2

This is the mbed 2 library. If you'd like to learn about Mbed OS please see the mbed-os docs.

TARGET_DISCO_L053C8/core_caFunc.h@99:dbbf35b96557, 2015-05-13 (annotated)

Committer:
Kojto
Date:
Wed May 13 08:08:21 2015 +0200
Revision:
99:dbbf35b96557
Child:
108:34e6b704fe68
Release 99 of the mbed library



Changes:

 - new targets - MAXWSNENV, DISCO_L053C8

 - STM32F4xx - ST Cube driver

 - KSDK mcu - SPI timing fix

 - Nordic - update to softdevice s130

Who changed what in which revision?

UserRevisionLine numberNew contents of line
Kojto 99:dbbf35b96557 1 /**************************************************************************//**
Kojto 99:dbbf35b96557 2 * @file core_caFunc.h
Kojto 99:dbbf35b96557 3 * @brief CMSIS Cortex-A Core Function Access Header File
Kojto 99:dbbf35b96557 4 * @version V3.10
Kojto 99:dbbf35b96557 5 * @date 9 May 2013
Kojto 99:dbbf35b96557 6 *
Kojto 99:dbbf35b96557 7 * @note
Kojto 99:dbbf35b96557 8 *
Kojto 99:dbbf35b96557 9 ******************************************************************************/
Kojto 99:dbbf35b96557 10 /* Copyright (c) 2009 - 2012 ARM LIMITED
Kojto 99:dbbf35b96557 11
Kojto 99:dbbf35b96557 12 All rights reserved.
Kojto 99:dbbf35b96557 13 Redistribution and use in source and binary forms, with or without
Kojto 99:dbbf35b96557 14 modification, are permitted provided that the following conditions are met:
Kojto 99:dbbf35b96557 15 - Redistributions of source code must retain the above copyright
Kojto 99:dbbf35b96557 16 notice, this list of conditions and the following disclaimer.
Kojto 99:dbbf35b96557 17 - Redistributions in binary form must reproduce the above copyright
Kojto 99:dbbf35b96557 18 notice, this list of conditions and the following disclaimer in the
Kojto 99:dbbf35b96557 19 documentation and/or other materials provided with the distribution.
Kojto 99:dbbf35b96557 20 - Neither the name of ARM nor the names of its contributors may be used
Kojto 99:dbbf35b96557 21 to endorse or promote products derived from this software without
Kojto 99:dbbf35b96557 22 specific prior written permission.
Kojto 99:dbbf35b96557 23 *
Kojto 99:dbbf35b96557 24 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
Kojto 99:dbbf35b96557 25 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
Kojto 99:dbbf35b96557 26 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
Kojto 99:dbbf35b96557 27 ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE
Kojto 99:dbbf35b96557 28 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
Kojto 99:dbbf35b96557 29 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
Kojto 99:dbbf35b96557 30 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
Kojto 99:dbbf35b96557 31 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
Kojto 99:dbbf35b96557 32 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
Kojto 99:dbbf35b96557 33 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
Kojto 99:dbbf35b96557 34 POSSIBILITY OF SUCH DAMAGE.
Kojto 99:dbbf35b96557 35 ---------------------------------------------------------------------------*/
Kojto 99:dbbf35b96557 36
Kojto 99:dbbf35b96557 37
Kojto 99:dbbf35b96557 38 #ifndef __CORE_CAFUNC_H__
Kojto 99:dbbf35b96557 39 #define __CORE_CAFUNC_H__
Kojto 99:dbbf35b96557 40
Kojto 99:dbbf35b96557 41
Kojto 99:dbbf35b96557 42 /* ########################### Core Function Access ########################### */
Kojto 99:dbbf35b96557 43 /** \ingroup CMSIS_Core_FunctionInterface
Kojto 99:dbbf35b96557 44 \defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions
Kojto 99:dbbf35b96557 45 @{
Kojto 99:dbbf35b96557 46 */
Kojto 99:dbbf35b96557 47
Kojto 99:dbbf35b96557 48 #if defined ( __CC_ARM ) /*------------------RealView Compiler -----------------*/
Kojto 99:dbbf35b96557 49 /* ARM armcc specific functions */
Kojto 99:dbbf35b96557 50
Kojto 99:dbbf35b96557 51 #if (__ARMCC_VERSION < 400677)
Kojto 99:dbbf35b96557 52 #error "Please use ARM Compiler Toolchain V4.0.677 or later!"
Kojto 99:dbbf35b96557 53 #endif
Kojto 99:dbbf35b96557 54
Kojto 99:dbbf35b96557 55 #define MODE_USR 0x10
Kojto 99:dbbf35b96557 56 #define MODE_FIQ 0x11
Kojto 99:dbbf35b96557 57 #define MODE_IRQ 0x12
Kojto 99:dbbf35b96557 58 #define MODE_SVC 0x13
Kojto 99:dbbf35b96557 59 #define MODE_MON 0x16
Kojto 99:dbbf35b96557 60 #define MODE_ABT 0x17
Kojto 99:dbbf35b96557 61 #define MODE_HYP 0x1A
Kojto 99:dbbf35b96557 62 #define MODE_UND 0x1B
Kojto 99:dbbf35b96557 63 #define MODE_SYS 0x1F
Kojto 99:dbbf35b96557 64
Kojto 99:dbbf35b96557 65 /** \brief Get APSR Register
Kojto 99:dbbf35b96557 66
Kojto 99:dbbf35b96557 67 This function returns the content of the APSR Register.
Kojto 99:dbbf35b96557 68
Kojto 99:dbbf35b96557 69 \return APSR Register value
Kojto 99:dbbf35b96557 70 */
Kojto 99:dbbf35b96557 71 __STATIC_INLINE uint32_t __get_APSR(void)
Kojto 99:dbbf35b96557 72 {
Kojto 99:dbbf35b96557 73 register uint32_t __regAPSR __ASM("apsr");
Kojto 99:dbbf35b96557 74 return(__regAPSR);
Kojto 99:dbbf35b96557 75 }
Kojto 99:dbbf35b96557 76
Kojto 99:dbbf35b96557 77
Kojto 99:dbbf35b96557 78 /** \brief Get CPSR Register
Kojto 99:dbbf35b96557 79
Kojto 99:dbbf35b96557 80 This function returns the content of the CPSR Register.
Kojto 99:dbbf35b96557 81
Kojto 99:dbbf35b96557 82 \return CPSR Register value
Kojto 99:dbbf35b96557 83 */
Kojto 99:dbbf35b96557 84 __STATIC_INLINE uint32_t __get_CPSR(void)
Kojto 99:dbbf35b96557 85 {
Kojto 99:dbbf35b96557 86 register uint32_t __regCPSR __ASM("cpsr");
Kojto 99:dbbf35b96557 87 return(__regCPSR);
Kojto 99:dbbf35b96557 88 }
Kojto 99:dbbf35b96557 89
Kojto 99:dbbf35b96557 90 /** \brief Set Stack Pointer
Kojto 99:dbbf35b96557 91
Kojto 99:dbbf35b96557 92 This function assigns the given value to the current stack pointer.
Kojto 99:dbbf35b96557 93
Kojto 99:dbbf35b96557 94 \param [in] topOfStack Stack Pointer value to set
Kojto 99:dbbf35b96557 95 */
Kojto 99:dbbf35b96557 96 register uint32_t __regSP __ASM("sp");
Kojto 99:dbbf35b96557 97 __STATIC_INLINE void __set_SP(uint32_t topOfStack)
Kojto 99:dbbf35b96557 98 {
Kojto 99:dbbf35b96557 99 __regSP = topOfStack;
Kojto 99:dbbf35b96557 100 }
Kojto 99:dbbf35b96557 101
Kojto 99:dbbf35b96557 102
Kojto 99:dbbf35b96557 103 /** \brief Get link register
Kojto 99:dbbf35b96557 104
Kojto 99:dbbf35b96557 105 This function returns the value of the link register
Kojto 99:dbbf35b96557 106
Kojto 99:dbbf35b96557 107 \return Value of link register
Kojto 99:dbbf35b96557 108 */
Kojto 99:dbbf35b96557 109 register uint32_t __reglr __ASM("lr");
Kojto 99:dbbf35b96557 110 __STATIC_INLINE uint32_t __get_LR(void)
Kojto 99:dbbf35b96557 111 {
Kojto 99:dbbf35b96557 112 return(__reglr);
Kojto 99:dbbf35b96557 113 }
Kojto 99:dbbf35b96557 114
Kojto 99:dbbf35b96557 115 /** \brief Set link register
Kojto 99:dbbf35b96557 116
Kojto 99:dbbf35b96557 117 This function sets the value of the link register
Kojto 99:dbbf35b96557 118
Kojto 99:dbbf35b96557 119 \param [in] lr LR value to set
Kojto 99:dbbf35b96557 120 */
Kojto 99:dbbf35b96557 121 __STATIC_INLINE void __set_LR(uint32_t lr)
Kojto 99:dbbf35b96557 122 {
Kojto 99:dbbf35b96557 123 __reglr = lr;
Kojto 99:dbbf35b96557 124 }
Kojto 99:dbbf35b96557 125
Kojto 99:dbbf35b96557 126 /** \brief Set Process Stack Pointer
Kojto 99:dbbf35b96557 127
Kojto 99:dbbf35b96557 128 This function assigns the given value to the USR/SYS Stack Pointer (PSP).
Kojto 99:dbbf35b96557 129
Kojto 99:dbbf35b96557 130 \param [in] topOfProcStack USR/SYS Stack Pointer value to set
Kojto 99:dbbf35b96557 131 */
Kojto 99:dbbf35b96557 132 __STATIC_ASM void __set_PSP(uint32_t topOfProcStack)
Kojto 99:dbbf35b96557 133 {
Kojto 99:dbbf35b96557 134 ARM
Kojto 99:dbbf35b96557 135 PRESERVE8
Kojto 99:dbbf35b96557 136
Kojto 99:dbbf35b96557 137 BIC R0, R0, #7 ;ensure stack is 8-byte aligned
Kojto 99:dbbf35b96557 138 MRS R1, CPSR
Kojto 99:dbbf35b96557 139 CPS #MODE_SYS ;no effect in USR mode
Kojto 99:dbbf35b96557 140 MOV SP, R0
Kojto 99:dbbf35b96557 141 MSR CPSR_c, R1 ;no effect in USR mode
Kojto 99:dbbf35b96557 142 ISB
Kojto 99:dbbf35b96557 143 BX LR
Kojto 99:dbbf35b96557 144
Kojto 99:dbbf35b96557 145 }
Kojto 99:dbbf35b96557 146
Kojto 99:dbbf35b96557 147 /** \brief Set User Mode
Kojto 99:dbbf35b96557 148
Kojto 99:dbbf35b96557 149 This function changes the processor state to User Mode
Kojto 99:dbbf35b96557 150
Kojto 99:dbbf35b96557 151 \param [in] topOfProcStack USR/SYS Stack Pointer value to set
Kojto 99:dbbf35b96557 152 */
Kojto 99:dbbf35b96557 153 __STATIC_ASM void __set_CPS_USR(void)
Kojto 99:dbbf35b96557 154 {
Kojto 99:dbbf35b96557 155 ARM
Kojto 99:dbbf35b96557 156
Kojto 99:dbbf35b96557 157 CPS #MODE_USR
Kojto 99:dbbf35b96557 158 BX LR
Kojto 99:dbbf35b96557 159 }
Kojto 99:dbbf35b96557 160
Kojto 99:dbbf35b96557 161
Kojto 99:dbbf35b96557 162 /** \brief Enable FIQ
Kojto 99:dbbf35b96557 163
Kojto 99:dbbf35b96557 164 This function enables FIQ interrupts by clearing the F-bit in the CPSR.
Kojto 99:dbbf35b96557 165 Can only be executed in Privileged modes.
Kojto 99:dbbf35b96557 166 */
Kojto 99:dbbf35b96557 167 #define __enable_fault_irq __enable_fiq
Kojto 99:dbbf35b96557 168
Kojto 99:dbbf35b96557 169
Kojto 99:dbbf35b96557 170 /** \brief Disable FIQ
Kojto 99:dbbf35b96557 171
Kojto 99:dbbf35b96557 172 This function disables FIQ interrupts by setting the F-bit in the CPSR.
Kojto 99:dbbf35b96557 173 Can only be executed in Privileged modes.
Kojto 99:dbbf35b96557 174 */
Kojto 99:dbbf35b96557 175 #define __disable_fault_irq __disable_fiq
Kojto 99:dbbf35b96557 176
Kojto 99:dbbf35b96557 177
Kojto 99:dbbf35b96557 178 /** \brief Get FPSCR
Kojto 99:dbbf35b96557 179
Kojto 99:dbbf35b96557 180 This function returns the current value of the Floating Point Status/Control register.
Kojto 99:dbbf35b96557 181
Kojto 99:dbbf35b96557 182 \return Floating Point Status/Control register value
Kojto 99:dbbf35b96557 183 */
Kojto 99:dbbf35b96557 184 __STATIC_INLINE uint32_t __get_FPSCR(void)
Kojto 99:dbbf35b96557 185 {
Kojto 99:dbbf35b96557 186 #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
Kojto 99:dbbf35b96557 187 register uint32_t __regfpscr __ASM("fpscr");
Kojto 99:dbbf35b96557 188 return(__regfpscr);
Kojto 99:dbbf35b96557 189 #else
Kojto 99:dbbf35b96557 190 return(0);
Kojto 99:dbbf35b96557 191 #endif
Kojto 99:dbbf35b96557 192 }
Kojto 99:dbbf35b96557 193
Kojto 99:dbbf35b96557 194
Kojto 99:dbbf35b96557 195 /** \brief Set FPSCR
Kojto 99:dbbf35b96557 196
Kojto 99:dbbf35b96557 197 This function assigns the given value to the Floating Point Status/Control register.
Kojto 99:dbbf35b96557 198
Kojto 99:dbbf35b96557 199 \param [in] fpscr Floating Point Status/Control value to set
Kojto 99:dbbf35b96557 200 */
Kojto 99:dbbf35b96557 201 __STATIC_INLINE void __set_FPSCR(uint32_t fpscr)
Kojto 99:dbbf35b96557 202 {
Kojto 99:dbbf35b96557 203 #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
Kojto 99:dbbf35b96557 204 register uint32_t __regfpscr __ASM("fpscr");
Kojto 99:dbbf35b96557 205 __regfpscr = (fpscr);
Kojto 99:dbbf35b96557 206 #endif
Kojto 99:dbbf35b96557 207 }
Kojto 99:dbbf35b96557 208
Kojto 99:dbbf35b96557 209 /** \brief Get FPEXC
Kojto 99:dbbf35b96557 210
Kojto 99:dbbf35b96557 211 This function returns the current value of the Floating Point Exception Control register.
Kojto 99:dbbf35b96557 212
Kojto 99:dbbf35b96557 213 \return Floating Point Exception Control register value
Kojto 99:dbbf35b96557 214 */
Kojto 99:dbbf35b96557 215 __STATIC_INLINE uint32_t __get_FPEXC(void)
Kojto 99:dbbf35b96557 216 {
Kojto 99:dbbf35b96557 217 #if (__FPU_PRESENT == 1)
Kojto 99:dbbf35b96557 218 register uint32_t __regfpexc __ASM("fpexc");
Kojto 99:dbbf35b96557 219 return(__regfpexc);
Kojto 99:dbbf35b96557 220 #else
Kojto 99:dbbf35b96557 221 return(0);
Kojto 99:dbbf35b96557 222 #endif
Kojto 99:dbbf35b96557 223 }
Kojto 99:dbbf35b96557 224
Kojto 99:dbbf35b96557 225
Kojto 99:dbbf35b96557 226 /** \brief Set FPEXC
Kojto 99:dbbf35b96557 227
Kojto 99:dbbf35b96557 228 This function assigns the given value to the Floating Point Exception Control register.
Kojto 99:dbbf35b96557 229
Kojto 99:dbbf35b96557 230 \param [in] fpscr Floating Point Exception Control value to set
Kojto 99:dbbf35b96557 231 */
Kojto 99:dbbf35b96557 232 __STATIC_INLINE void __set_FPEXC(uint32_t fpexc)
Kojto 99:dbbf35b96557 233 {
Kojto 99:dbbf35b96557 234 #if (__FPU_PRESENT == 1)
Kojto 99:dbbf35b96557 235 register uint32_t __regfpexc __ASM("fpexc");
Kojto 99:dbbf35b96557 236 __regfpexc = (fpexc);
Kojto 99:dbbf35b96557 237 #endif
Kojto 99:dbbf35b96557 238 }
Kojto 99:dbbf35b96557 239
Kojto 99:dbbf35b96557 240 /** \brief Get CPACR
Kojto 99:dbbf35b96557 241
Kojto 99:dbbf35b96557 242 This function returns the current value of the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 243
Kojto 99:dbbf35b96557 244 \return Coprocessor Access Control register value
Kojto 99:dbbf35b96557 245 */
Kojto 99:dbbf35b96557 246 __STATIC_INLINE uint32_t __get_CPACR(void)
Kojto 99:dbbf35b96557 247 {
Kojto 99:dbbf35b96557 248 register uint32_t __regCPACR __ASM("cp15:0:c1:c0:2");
Kojto 99:dbbf35b96557 249 return __regCPACR;
Kojto 99:dbbf35b96557 250 }
Kojto 99:dbbf35b96557 251
Kojto 99:dbbf35b96557 252 /** \brief Set CPACR
Kojto 99:dbbf35b96557 253
Kojto 99:dbbf35b96557 254 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 255
Kojto 99:dbbf35b96557 256 \param [in] cpacr Coporcessor Acccess Control value to set
Kojto 99:dbbf35b96557 257 */
Kojto 99:dbbf35b96557 258 __STATIC_INLINE void __set_CPACR(uint32_t cpacr)
Kojto 99:dbbf35b96557 259 {
Kojto 99:dbbf35b96557 260 register uint32_t __regCPACR __ASM("cp15:0:c1:c0:2");
Kojto 99:dbbf35b96557 261 __regCPACR = cpacr;
Kojto 99:dbbf35b96557 262 __ISB();
Kojto 99:dbbf35b96557 263 }
Kojto 99:dbbf35b96557 264
Kojto 99:dbbf35b96557 265 /** \brief Get CBAR
Kojto 99:dbbf35b96557 266
Kojto 99:dbbf35b96557 267 This function returns the value of the Configuration Base Address register.
Kojto 99:dbbf35b96557 268
Kojto 99:dbbf35b96557 269 \return Configuration Base Address register value
Kojto 99:dbbf35b96557 270 */
Kojto 99:dbbf35b96557 271 __STATIC_INLINE uint32_t __get_CBAR() {
Kojto 99:dbbf35b96557 272 register uint32_t __regCBAR __ASM("cp15:4:c15:c0:0");
Kojto 99:dbbf35b96557 273 return(__regCBAR);
Kojto 99:dbbf35b96557 274 }
Kojto 99:dbbf35b96557 275
Kojto 99:dbbf35b96557 276 /** \brief Get TTBR0
Kojto 99:dbbf35b96557 277
Kojto 99:dbbf35b96557 278 This function returns the value of the Configuration Base Address register.
Kojto 99:dbbf35b96557 279
Kojto 99:dbbf35b96557 280 \return Translation Table Base Register 0 value
Kojto 99:dbbf35b96557 281 */
Kojto 99:dbbf35b96557 282 __STATIC_INLINE uint32_t __get_TTBR0() {
Kojto 99:dbbf35b96557 283 register uint32_t __regTTBR0 __ASM("cp15:0:c2:c0:0");
Kojto 99:dbbf35b96557 284 return(__regTTBR0);
Kojto 99:dbbf35b96557 285 }
Kojto 99:dbbf35b96557 286
Kojto 99:dbbf35b96557 287 /** \brief Set TTBR0
Kojto 99:dbbf35b96557 288
Kojto 99:dbbf35b96557 289 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 290
Kojto 99:dbbf35b96557 291 \param [in] ttbr0 Translation Table Base Register 0 value to set
Kojto 99:dbbf35b96557 292 */
Kojto 99:dbbf35b96557 293 __STATIC_INLINE void __set_TTBR0(uint32_t ttbr0) {
Kojto 99:dbbf35b96557 294 register uint32_t __regTTBR0 __ASM("cp15:0:c2:c0:0");
Kojto 99:dbbf35b96557 295 __regTTBR0 = ttbr0;
Kojto 99:dbbf35b96557 296 __ISB();
Kojto 99:dbbf35b96557 297 }
Kojto 99:dbbf35b96557 298
Kojto 99:dbbf35b96557 299 /** \brief Get DACR
Kojto 99:dbbf35b96557 300
Kojto 99:dbbf35b96557 301 This function returns the value of the Domain Access Control Register.
Kojto 99:dbbf35b96557 302
Kojto 99:dbbf35b96557 303 \return Domain Access Control Register value
Kojto 99:dbbf35b96557 304 */
Kojto 99:dbbf35b96557 305 __STATIC_INLINE uint32_t __get_DACR() {
Kojto 99:dbbf35b96557 306 register uint32_t __regDACR __ASM("cp15:0:c3:c0:0");
Kojto 99:dbbf35b96557 307 return(__regDACR);
Kojto 99:dbbf35b96557 308 }
Kojto 99:dbbf35b96557 309
Kojto 99:dbbf35b96557 310 /** \brief Set DACR
Kojto 99:dbbf35b96557 311
Kojto 99:dbbf35b96557 312 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 313
Kojto 99:dbbf35b96557 314 \param [in] dacr Domain Access Control Register value to set
Kojto 99:dbbf35b96557 315 */
Kojto 99:dbbf35b96557 316 __STATIC_INLINE void __set_DACR(uint32_t dacr) {
Kojto 99:dbbf35b96557 317 register uint32_t __regDACR __ASM("cp15:0:c3:c0:0");
Kojto 99:dbbf35b96557 318 __regDACR = dacr;
Kojto 99:dbbf35b96557 319 __ISB();
Kojto 99:dbbf35b96557 320 }
Kojto 99:dbbf35b96557 321
Kojto 99:dbbf35b96557 322 /******************************** Cache and BTAC enable ****************************************************/
Kojto 99:dbbf35b96557 323
Kojto 99:dbbf35b96557 324 /** \brief Set SCTLR
Kojto 99:dbbf35b96557 325
Kojto 99:dbbf35b96557 326 This function assigns the given value to the System Control Register.
Kojto 99:dbbf35b96557 327
Kojto 99:dbbf35b96557 328 \param [in] sctlr System Control Register, value to set
Kojto 99:dbbf35b96557 329 */
Kojto 99:dbbf35b96557 330 __STATIC_INLINE void __set_SCTLR(uint32_t sctlr)
Kojto 99:dbbf35b96557 331 {
Kojto 99:dbbf35b96557 332 register uint32_t __regSCTLR __ASM("cp15:0:c1:c0:0");
Kojto 99:dbbf35b96557 333 __regSCTLR = sctlr;
Kojto 99:dbbf35b96557 334 }
Kojto 99:dbbf35b96557 335
Kojto 99:dbbf35b96557 336 /** \brief Get SCTLR
Kojto 99:dbbf35b96557 337
Kojto 99:dbbf35b96557 338 This function returns the value of the System Control Register.
Kojto 99:dbbf35b96557 339
Kojto 99:dbbf35b96557 340 \return System Control Register value
Kojto 99:dbbf35b96557 341 */
Kojto 99:dbbf35b96557 342 __STATIC_INLINE uint32_t __get_SCTLR() {
Kojto 99:dbbf35b96557 343 register uint32_t __regSCTLR __ASM("cp15:0:c1:c0:0");
Kojto 99:dbbf35b96557 344 return(__regSCTLR);
Kojto 99:dbbf35b96557 345 }
Kojto 99:dbbf35b96557 346
Kojto 99:dbbf35b96557 347 /** \brief Enable Caches
Kojto 99:dbbf35b96557 348
Kojto 99:dbbf35b96557 349 Enable Caches
Kojto 99:dbbf35b96557 350 */
Kojto 99:dbbf35b96557 351 __STATIC_INLINE void __enable_caches(void) {
Kojto 99:dbbf35b96557 352 // Set I bit 12 to enable I Cache
Kojto 99:dbbf35b96557 353 // Set C bit 2 to enable D Cache
Kojto 99:dbbf35b96557 354 __set_SCTLR( __get_SCTLR() | (1 << 12) | (1 << 2));
Kojto 99:dbbf35b96557 355 }
Kojto 99:dbbf35b96557 356
Kojto 99:dbbf35b96557 357 /** \brief Disable Caches
Kojto 99:dbbf35b96557 358
Kojto 99:dbbf35b96557 359 Disable Caches
Kojto 99:dbbf35b96557 360 */
Kojto 99:dbbf35b96557 361 __STATIC_INLINE void __disable_caches(void) {
Kojto 99:dbbf35b96557 362 // Clear I bit 12 to disable I Cache
Kojto 99:dbbf35b96557 363 // Clear C bit 2 to disable D Cache
Kojto 99:dbbf35b96557 364 __set_SCTLR( __get_SCTLR() & ~(1 << 12) & ~(1 << 2));
Kojto 99:dbbf35b96557 365 __ISB();
Kojto 99:dbbf35b96557 366 }
Kojto 99:dbbf35b96557 367
Kojto 99:dbbf35b96557 368 /** \brief Enable BTAC
Kojto 99:dbbf35b96557 369
Kojto 99:dbbf35b96557 370 Enable BTAC
Kojto 99:dbbf35b96557 371 */
Kojto 99:dbbf35b96557 372 __STATIC_INLINE void __enable_btac(void) {
Kojto 99:dbbf35b96557 373 // Set Z bit 11 to enable branch prediction
Kojto 99:dbbf35b96557 374 __set_SCTLR( __get_SCTLR() | (1 << 11));
Kojto 99:dbbf35b96557 375 __ISB();
Kojto 99:dbbf35b96557 376 }
Kojto 99:dbbf35b96557 377
Kojto 99:dbbf35b96557 378 /** \brief Disable BTAC
Kojto 99:dbbf35b96557 379
Kojto 99:dbbf35b96557 380 Disable BTAC
Kojto 99:dbbf35b96557 381 */
Kojto 99:dbbf35b96557 382 __STATIC_INLINE void __disable_btac(void) {
Kojto 99:dbbf35b96557 383 // Clear Z bit 11 to disable branch prediction
Kojto 99:dbbf35b96557 384 __set_SCTLR( __get_SCTLR() & ~(1 << 11));
Kojto 99:dbbf35b96557 385 }
Kojto 99:dbbf35b96557 386
Kojto 99:dbbf35b96557 387
Kojto 99:dbbf35b96557 388 /** \brief Enable MMU
Kojto 99:dbbf35b96557 389
Kojto 99:dbbf35b96557 390 Enable MMU
Kojto 99:dbbf35b96557 391 */
Kojto 99:dbbf35b96557 392 __STATIC_INLINE void __enable_mmu(void) {
Kojto 99:dbbf35b96557 393 // Set M bit 0 to enable the MMU
Kojto 99:dbbf35b96557 394 // Set AFE bit to enable simplified access permissions model
Kojto 99:dbbf35b96557 395 // Clear TRE bit to disable TEX remap and A bit to disable strict alignment fault checking
Kojto 99:dbbf35b96557 396 __set_SCTLR( (__get_SCTLR() & ~(1 << 28) & ~(1 << 1)) | 1 | (1 << 29));
Kojto 99:dbbf35b96557 397 __ISB();
Kojto 99:dbbf35b96557 398 }
Kojto 99:dbbf35b96557 399
Kojto 99:dbbf35b96557 400 /** \brief Enable MMU
Kojto 99:dbbf35b96557 401
Kojto 99:dbbf35b96557 402 Enable MMU
Kojto 99:dbbf35b96557 403 */
Kojto 99:dbbf35b96557 404 __STATIC_INLINE void __disable_mmu(void) {
Kojto 99:dbbf35b96557 405 // Clear M bit 0 to disable the MMU
Kojto 99:dbbf35b96557 406 __set_SCTLR( __get_SCTLR() & ~1);
Kojto 99:dbbf35b96557 407 __ISB();
Kojto 99:dbbf35b96557 408 }
Kojto 99:dbbf35b96557 409
Kojto 99:dbbf35b96557 410 /******************************** TLB maintenance operations ************************************************/
Kojto 99:dbbf35b96557 411 /** \brief Invalidate the whole tlb
Kojto 99:dbbf35b96557 412
Kojto 99:dbbf35b96557 413 TLBIALL. Invalidate the whole tlb
Kojto 99:dbbf35b96557 414 */
Kojto 99:dbbf35b96557 415
Kojto 99:dbbf35b96557 416 __STATIC_INLINE void __ca9u_inv_tlb_all(void) {
Kojto 99:dbbf35b96557 417 register uint32_t __TLBIALL __ASM("cp15:0:c8:c7:0");
Kojto 99:dbbf35b96557 418 __TLBIALL = 0;
Kojto 99:dbbf35b96557 419 __DSB();
Kojto 99:dbbf35b96557 420 __ISB();
Kojto 99:dbbf35b96557 421 }
Kojto 99:dbbf35b96557 422
Kojto 99:dbbf35b96557 423 /******************************** BTB maintenance operations ************************************************/
Kojto 99:dbbf35b96557 424 /** \brief Invalidate entire branch predictor array
Kojto 99:dbbf35b96557 425
Kojto 99:dbbf35b96557 426 BPIALL. Branch Predictor Invalidate All.
Kojto 99:dbbf35b96557 427 */
Kojto 99:dbbf35b96557 428
Kojto 99:dbbf35b96557 429 __STATIC_INLINE void __v7_inv_btac(void) {
Kojto 99:dbbf35b96557 430 register uint32_t __BPIALL __ASM("cp15:0:c7:c5:6");
Kojto 99:dbbf35b96557 431 __BPIALL = 0;
Kojto 99:dbbf35b96557 432 __DSB(); //ensure completion of the invalidation
Kojto 99:dbbf35b96557 433 __ISB(); //ensure instruction fetch path sees new state
Kojto 99:dbbf35b96557 434 }
Kojto 99:dbbf35b96557 435
Kojto 99:dbbf35b96557 436
Kojto 99:dbbf35b96557 437 /******************************** L1 cache operations ******************************************************/
Kojto 99:dbbf35b96557 438
Kojto 99:dbbf35b96557 439 /** \brief Invalidate the whole I$
Kojto 99:dbbf35b96557 440
Kojto 99:dbbf35b96557 441 ICIALLU. Instruction Cache Invalidate All to PoU
Kojto 99:dbbf35b96557 442 */
Kojto 99:dbbf35b96557 443 __STATIC_INLINE void __v7_inv_icache_all(void) {
Kojto 99:dbbf35b96557 444 register uint32_t __ICIALLU __ASM("cp15:0:c7:c5:0");
Kojto 99:dbbf35b96557 445 __ICIALLU = 0;
Kojto 99:dbbf35b96557 446 __DSB(); //ensure completion of the invalidation
Kojto 99:dbbf35b96557 447 __ISB(); //ensure instruction fetch path sees new I cache state
Kojto 99:dbbf35b96557 448 }
Kojto 99:dbbf35b96557 449
Kojto 99:dbbf35b96557 450 /** \brief Clean D$ by MVA
Kojto 99:dbbf35b96557 451
Kojto 99:dbbf35b96557 452 DCCMVAC. Data cache clean by MVA to PoC
Kojto 99:dbbf35b96557 453 */
Kojto 99:dbbf35b96557 454 __STATIC_INLINE void __v7_clean_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 455 register uint32_t __DCCMVAC __ASM("cp15:0:c7:c10:1");
Kojto 99:dbbf35b96557 456 __DCCMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 457 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 458 }
Kojto 99:dbbf35b96557 459
Kojto 99:dbbf35b96557 460 /** \brief Invalidate D$ by MVA
Kojto 99:dbbf35b96557 461
Kojto 99:dbbf35b96557 462 DCIMVAC. Data cache invalidate by MVA to PoC
Kojto 99:dbbf35b96557 463 */
Kojto 99:dbbf35b96557 464 __STATIC_INLINE void __v7_inv_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 465 register uint32_t __DCIMVAC __ASM("cp15:0:c7:c6:1");
Kojto 99:dbbf35b96557 466 __DCIMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 467 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 468 }
Kojto 99:dbbf35b96557 469
Kojto 99:dbbf35b96557 470 /** \brief Clean and Invalidate D$ by MVA
Kojto 99:dbbf35b96557 471
Kojto 99:dbbf35b96557 472 DCCIMVAC. Data cache clean and invalidate by MVA to PoC
Kojto 99:dbbf35b96557 473 */
Kojto 99:dbbf35b96557 474 __STATIC_INLINE void __v7_clean_inv_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 475 register uint32_t __DCCIMVAC __ASM("cp15:0:c7:c14:1");
Kojto 99:dbbf35b96557 476 __DCCIMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 477 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 478 }
Kojto 99:dbbf35b96557 479
Kojto 99:dbbf35b96557 480 /** \brief
Kojto 99:dbbf35b96557 481 * Generic mechanism for cleaning/invalidating the entire data or unified cache to the point of coherency.
Kojto 99:dbbf35b96557 482 */
Kojto 99:dbbf35b96557 483 #pragma push
Kojto 99:dbbf35b96557 484 #pragma arm
Kojto 99:dbbf35b96557 485 __STATIC_ASM void __v7_all_cache(uint32_t op) {
Kojto 99:dbbf35b96557 486 ARM
Kojto 99:dbbf35b96557 487
Kojto 99:dbbf35b96557 488 PUSH {R4-R11}
Kojto 99:dbbf35b96557 489
Kojto 99:dbbf35b96557 490 MRC p15, 1, R6, c0, c0, 1 // Read CLIDR
Kojto 99:dbbf35b96557 491 ANDS R3, R6, #0x07000000 // Extract coherency level
Kojto 99:dbbf35b96557 492 MOV R3, R3, LSR #23 // Total cache levels << 1
Kojto 99:dbbf35b96557 493 BEQ Finished // If 0, no need to clean
Kojto 99:dbbf35b96557 494
Kojto 99:dbbf35b96557 495 MOV R10, #0 // R10 holds current cache level << 1
Kojto 99:dbbf35b96557 496 Loop1 ADD R2, R10, R10, LSR #1 // R2 holds cache "Set" position
Kojto 99:dbbf35b96557 497 MOV R1, R6, LSR R2 // Bottom 3 bits are the Cache-type for this level
Kojto 99:dbbf35b96557 498 AND R1, R1, #7 // Isolate those lower 3 bits
Kojto 99:dbbf35b96557 499 CMP R1, #2
Kojto 99:dbbf35b96557 500 BLT Skip // No cache or only instruction cache at this level
Kojto 99:dbbf35b96557 501
Kojto 99:dbbf35b96557 502 MCR p15, 2, R10, c0, c0, 0 // Write the Cache Size selection register
Kojto 99:dbbf35b96557 503 ISB // ISB to sync the change to the CacheSizeID reg
Kojto 99:dbbf35b96557 504 MRC p15, 1, R1, c0, c0, 0 // Reads current Cache Size ID register
Kojto 99:dbbf35b96557 505 AND R2, R1, #7 // Extract the line length field
Kojto 99:dbbf35b96557 506 ADD R2, R2, #4 // Add 4 for the line length offset (log2 16 bytes)
Kojto 99:dbbf35b96557 507 LDR R4, =0x3FF
Kojto 99:dbbf35b96557 508 ANDS R4, R4, R1, LSR #3 // R4 is the max number on the way size (right aligned)
Kojto 99:dbbf35b96557 509 CLZ R5, R4 // R5 is the bit position of the way size increment
Kojto 99:dbbf35b96557 510 LDR R7, =0x7FFF
Kojto 99:dbbf35b96557 511 ANDS R7, R7, R1, LSR #13 // R7 is the max number of the index size (right aligned)
Kojto 99:dbbf35b96557 512
Kojto 99:dbbf35b96557 513 Loop2 MOV R9, R4 // R9 working copy of the max way size (right aligned)
Kojto 99:dbbf35b96557 514
Kojto 99:dbbf35b96557 515 Loop3 ORR R11, R10, R9, LSL R5 // Factor in the Way number and cache number into R11
Kojto 99:dbbf35b96557 516 ORR R11, R11, R7, LSL R2 // Factor in the Set number
Kojto 99:dbbf35b96557 517 CMP R0, #0
Kojto 99:dbbf35b96557 518 BNE Dccsw
Kojto 99:dbbf35b96557 519 MCR p15, 0, R11, c7, c6, 2 // DCISW. Invalidate by Set/Way
Kojto 99:dbbf35b96557 520 B cont
Kojto 99:dbbf35b96557 521 Dccsw CMP R0, #1
Kojto 99:dbbf35b96557 522 BNE Dccisw
Kojto 99:dbbf35b96557 523 MCR p15, 0, R11, c7, c10, 2 // DCCSW. Clean by Set/Way
Kojto 99:dbbf35b96557 524 B cont
Kojto 99:dbbf35b96557 525 Dccisw MCR p15, 0, R11, c7, c14, 2 // DCCISW, Clean and Invalidate by Set/Way
Kojto 99:dbbf35b96557 526 cont SUBS R9, R9, #1 // Decrement the Way number
Kojto 99:dbbf35b96557 527 BGE Loop3
Kojto 99:dbbf35b96557 528 SUBS R7, R7, #1 // Decrement the Set number
Kojto 99:dbbf35b96557 529 BGE Loop2
Kojto 99:dbbf35b96557 530 Skip ADD R10, R10, #2 // increment the cache number
Kojto 99:dbbf35b96557 531 CMP R3, R10
Kojto 99:dbbf35b96557 532 BGT Loop1
Kojto 99:dbbf35b96557 533
Kojto 99:dbbf35b96557 534 Finished
Kojto 99:dbbf35b96557 535 DSB
Kojto 99:dbbf35b96557 536 POP {R4-R11}
Kojto 99:dbbf35b96557 537 BX lr
Kojto 99:dbbf35b96557 538
Kojto 99:dbbf35b96557 539 }
Kojto 99:dbbf35b96557 540 #pragma pop
Kojto 99:dbbf35b96557 541
Kojto 99:dbbf35b96557 542 /** \brief __v7_all_cache - helper function
Kojto 99:dbbf35b96557 543
Kojto 99:dbbf35b96557 544 */
Kojto 99:dbbf35b96557 545
Kojto 99:dbbf35b96557 546 /** \brief Invalidate the whole D$
Kojto 99:dbbf35b96557 547
Kojto 99:dbbf35b96557 548 DCISW. Invalidate by Set/Way
Kojto 99:dbbf35b96557 549 */
Kojto 99:dbbf35b96557 550
Kojto 99:dbbf35b96557 551 __STATIC_INLINE void __v7_inv_dcache_all(void) {
Kojto 99:dbbf35b96557 552 __v7_all_cache(0);
Kojto 99:dbbf35b96557 553 }
Kojto 99:dbbf35b96557 554
Kojto 99:dbbf35b96557 555 /** \brief Clean the whole D$
Kojto 99:dbbf35b96557 556
Kojto 99:dbbf35b96557 557 DCCSW. Clean by Set/Way
Kojto 99:dbbf35b96557 558 */
Kojto 99:dbbf35b96557 559
Kojto 99:dbbf35b96557 560 __STATIC_INLINE void __v7_clean_dcache_all(void) {
Kojto 99:dbbf35b96557 561 __v7_all_cache(1);
Kojto 99:dbbf35b96557 562 }
Kojto 99:dbbf35b96557 563
Kojto 99:dbbf35b96557 564 /** \brief Clean and invalidate the whole D$
Kojto 99:dbbf35b96557 565
Kojto 99:dbbf35b96557 566 DCCISW. Clean and Invalidate by Set/Way
Kojto 99:dbbf35b96557 567 */
Kojto 99:dbbf35b96557 568
Kojto 99:dbbf35b96557 569 __STATIC_INLINE void __v7_clean_inv_dcache_all(void) {
Kojto 99:dbbf35b96557 570 __v7_all_cache(2);
Kojto 99:dbbf35b96557 571 }
Kojto 99:dbbf35b96557 572
Kojto 99:dbbf35b96557 573 #include "core_ca_mmu.h"
Kojto 99:dbbf35b96557 574
Kojto 99:dbbf35b96557 575 #elif (defined (__ICCARM__)) /*---------------- ICC Compiler ---------------------*/
Kojto 99:dbbf35b96557 576
Kojto 99:dbbf35b96557 577 #error IAR Compiler support not implemented for Cortex-A
Kojto 99:dbbf35b96557 578
Kojto 99:dbbf35b96557 579 #elif (defined (__GNUC__)) /*------------------ GNU Compiler ---------------------*/
Kojto 99:dbbf35b96557 580
Kojto 99:dbbf35b96557 581 /* GNU gcc specific functions */
Kojto 99:dbbf35b96557 582
Kojto 99:dbbf35b96557 583 #define MODE_USR 0x10
Kojto 99:dbbf35b96557 584 #define MODE_FIQ 0x11
Kojto 99:dbbf35b96557 585 #define MODE_IRQ 0x12
Kojto 99:dbbf35b96557 586 #define MODE_SVC 0x13
Kojto 99:dbbf35b96557 587 #define MODE_MON 0x16
Kojto 99:dbbf35b96557 588 #define MODE_ABT 0x17
Kojto 99:dbbf35b96557 589 #define MODE_HYP 0x1A
Kojto 99:dbbf35b96557 590 #define MODE_UND 0x1B
Kojto 99:dbbf35b96557 591 #define MODE_SYS 0x1F
Kojto 99:dbbf35b96557 592
Kojto 99:dbbf35b96557 593
Kojto 99:dbbf35b96557 594 __attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_irq(void)
Kojto 99:dbbf35b96557 595 {
Kojto 99:dbbf35b96557 596 __ASM volatile ("cpsie i");
Kojto 99:dbbf35b96557 597 }
Kojto 99:dbbf35b96557 598
Kojto 99:dbbf35b96557 599 /** \brief Disable IRQ Interrupts
Kojto 99:dbbf35b96557 600
Kojto 99:dbbf35b96557 601 This function disables IRQ interrupts by setting the I-bit in the CPSR.
Kojto 99:dbbf35b96557 602 Can only be executed in Privileged modes.
Kojto 99:dbbf35b96557 603 */
Kojto 99:dbbf35b96557 604 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __disable_irq(void)
Kojto 99:dbbf35b96557 605 {
Kojto 99:dbbf35b96557 606 uint32_t result;
Kojto 99:dbbf35b96557 607
Kojto 99:dbbf35b96557 608 __ASM volatile ("mrs %0, cpsr" : "=r" (result));
Kojto 99:dbbf35b96557 609 __ASM volatile ("cpsid i");
Kojto 99:dbbf35b96557 610 return(result & 0x80);
Kojto 99:dbbf35b96557 611 }
Kojto 99:dbbf35b96557 612
Kojto 99:dbbf35b96557 613
Kojto 99:dbbf35b96557 614 /** \brief Get APSR Register
Kojto 99:dbbf35b96557 615
Kojto 99:dbbf35b96557 616 This function returns the content of the APSR Register.
Kojto 99:dbbf35b96557 617
Kojto 99:dbbf35b96557 618 \return APSR Register value
Kojto 99:dbbf35b96557 619 */
Kojto 99:dbbf35b96557 620 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_APSR(void)
Kojto 99:dbbf35b96557 621 {
Kojto 99:dbbf35b96557 622 #if 1
Kojto 99:dbbf35b96557 623 uint32_t result;
Kojto 99:dbbf35b96557 624
Kojto 99:dbbf35b96557 625 __ASM volatile ("mrs %0, apsr" : "=r" (result) );
Kojto 99:dbbf35b96557 626 return (result);
Kojto 99:dbbf35b96557 627 #else
Kojto 99:dbbf35b96557 628 register uint32_t __regAPSR __ASM("apsr");
Kojto 99:dbbf35b96557 629 return(__regAPSR);
Kojto 99:dbbf35b96557 630 #endif
Kojto 99:dbbf35b96557 631 }
Kojto 99:dbbf35b96557 632
Kojto 99:dbbf35b96557 633
Kojto 99:dbbf35b96557 634 /** \brief Get CPSR Register
Kojto 99:dbbf35b96557 635
Kojto 99:dbbf35b96557 636 This function returns the content of the CPSR Register.
Kojto 99:dbbf35b96557 637
Kojto 99:dbbf35b96557 638 \return CPSR Register value
Kojto 99:dbbf35b96557 639 */
Kojto 99:dbbf35b96557 640 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_CPSR(void)
Kojto 99:dbbf35b96557 641 {
Kojto 99:dbbf35b96557 642 #if 1
Kojto 99:dbbf35b96557 643 register uint32_t __regCPSR;
Kojto 99:dbbf35b96557 644 __ASM volatile ("mrs %0, cpsr" : "=r" (__regCPSR));
Kojto 99:dbbf35b96557 645 #else
Kojto 99:dbbf35b96557 646 register uint32_t __regCPSR __ASM("cpsr");
Kojto 99:dbbf35b96557 647 #endif
Kojto 99:dbbf35b96557 648 return(__regCPSR);
Kojto 99:dbbf35b96557 649 }
Kojto 99:dbbf35b96557 650
Kojto 99:dbbf35b96557 651 #if 0
Kojto 99:dbbf35b96557 652 /** \brief Set Stack Pointer
Kojto 99:dbbf35b96557 653
Kojto 99:dbbf35b96557 654 This function assigns the given value to the current stack pointer.
Kojto 99:dbbf35b96557 655
Kojto 99:dbbf35b96557 656 \param [in] topOfStack Stack Pointer value to set
Kojto 99:dbbf35b96557 657 */
Kojto 99:dbbf35b96557 658 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_SP(uint32_t topOfStack)
Kojto 99:dbbf35b96557 659 {
Kojto 99:dbbf35b96557 660 register uint32_t __regSP __ASM("sp");
Kojto 99:dbbf35b96557 661 __regSP = topOfStack;
Kojto 99:dbbf35b96557 662 }
Kojto 99:dbbf35b96557 663 #endif
Kojto 99:dbbf35b96557 664
Kojto 99:dbbf35b96557 665 /** \brief Get link register
Kojto 99:dbbf35b96557 666
Kojto 99:dbbf35b96557 667 This function returns the value of the link register
Kojto 99:dbbf35b96557 668
Kojto 99:dbbf35b96557 669 \return Value of link register
Kojto 99:dbbf35b96557 670 */
Kojto 99:dbbf35b96557 671 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_LR(void)
Kojto 99:dbbf35b96557 672 {
Kojto 99:dbbf35b96557 673 register uint32_t __reglr __ASM("lr");
Kojto 99:dbbf35b96557 674 return(__reglr);
Kojto 99:dbbf35b96557 675 }
Kojto 99:dbbf35b96557 676
Kojto 99:dbbf35b96557 677 #if 0
Kojto 99:dbbf35b96557 678 /** \brief Set link register
Kojto 99:dbbf35b96557 679
Kojto 99:dbbf35b96557 680 This function sets the value of the link register
Kojto 99:dbbf35b96557 681
Kojto 99:dbbf35b96557 682 \param [in] lr LR value to set
Kojto 99:dbbf35b96557 683 */
Kojto 99:dbbf35b96557 684 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_LR(uint32_t lr)
Kojto 99:dbbf35b96557 685 {
Kojto 99:dbbf35b96557 686 register uint32_t __reglr __ASM("lr");
Kojto 99:dbbf35b96557 687 __reglr = lr;
Kojto 99:dbbf35b96557 688 }
Kojto 99:dbbf35b96557 689 #endif
Kojto 99:dbbf35b96557 690
Kojto 99:dbbf35b96557 691 /** \brief Set Process Stack Pointer
Kojto 99:dbbf35b96557 692
Kojto 99:dbbf35b96557 693 This function assigns the given value to the USR/SYS Stack Pointer (PSP).
Kojto 99:dbbf35b96557 694
Kojto 99:dbbf35b96557 695 \param [in] topOfProcStack USR/SYS Stack Pointer value to set
Kojto 99:dbbf35b96557 696 */
Kojto 99:dbbf35b96557 697 extern void __set_PSP(uint32_t topOfProcStack);
Kojto 99:dbbf35b96557 698
Kojto 99:dbbf35b96557 699 /** \brief Set User Mode
Kojto 99:dbbf35b96557 700
Kojto 99:dbbf35b96557 701 This function changes the processor state to User Mode
Kojto 99:dbbf35b96557 702
Kojto 99:dbbf35b96557 703 \param [in] topOfProcStack USR/SYS Stack Pointer value to set
Kojto 99:dbbf35b96557 704 */
Kojto 99:dbbf35b96557 705 extern void __set_CPS_USR(void);
Kojto 99:dbbf35b96557 706
Kojto 99:dbbf35b96557 707 /** \brief Enable FIQ
Kojto 99:dbbf35b96557 708
Kojto 99:dbbf35b96557 709 This function enables FIQ interrupts by clearing the F-bit in the CPSR.
Kojto 99:dbbf35b96557 710 Can only be executed in Privileged modes.
Kojto 99:dbbf35b96557 711 */
Kojto 99:dbbf35b96557 712 #define __enable_fault_irq __enable_fiq
Kojto 99:dbbf35b96557 713
Kojto 99:dbbf35b96557 714
Kojto 99:dbbf35b96557 715 /** \brief Disable FIQ
Kojto 99:dbbf35b96557 716
Kojto 99:dbbf35b96557 717 This function disables FIQ interrupts by setting the F-bit in the CPSR.
Kojto 99:dbbf35b96557 718 Can only be executed in Privileged modes.
Kojto 99:dbbf35b96557 719 */
Kojto 99:dbbf35b96557 720 #define __disable_fault_irq __disable_fiq
Kojto 99:dbbf35b96557 721
Kojto 99:dbbf35b96557 722
Kojto 99:dbbf35b96557 723 /** \brief Get FPSCR
Kojto 99:dbbf35b96557 724
Kojto 99:dbbf35b96557 725 This function returns the current value of the Floating Point Status/Control register.
Kojto 99:dbbf35b96557 726
Kojto 99:dbbf35b96557 727 \return Floating Point Status/Control register value
Kojto 99:dbbf35b96557 728 */
Kojto 99:dbbf35b96557 729 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_FPSCR(void)
Kojto 99:dbbf35b96557 730 {
Kojto 99:dbbf35b96557 731 #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
Kojto 99:dbbf35b96557 732 #if 1
Kojto 99:dbbf35b96557 733 uint32_t result;
Kojto 99:dbbf35b96557 734
Kojto 99:dbbf35b96557 735 __ASM volatile ("vmrs %0, fpscr" : "=r" (result) );
Kojto 99:dbbf35b96557 736 return (result);
Kojto 99:dbbf35b96557 737 #else
Kojto 99:dbbf35b96557 738 register uint32_t __regfpscr __ASM("fpscr");
Kojto 99:dbbf35b96557 739 return(__regfpscr);
Kojto 99:dbbf35b96557 740 #endif
Kojto 99:dbbf35b96557 741 #else
Kojto 99:dbbf35b96557 742 return(0);
Kojto 99:dbbf35b96557 743 #endif
Kojto 99:dbbf35b96557 744 }
Kojto 99:dbbf35b96557 745
Kojto 99:dbbf35b96557 746
Kojto 99:dbbf35b96557 747 /** \brief Set FPSCR
Kojto 99:dbbf35b96557 748
Kojto 99:dbbf35b96557 749 This function assigns the given value to the Floating Point Status/Control register.
Kojto 99:dbbf35b96557 750
Kojto 99:dbbf35b96557 751 \param [in] fpscr Floating Point Status/Control value to set
Kojto 99:dbbf35b96557 752 */
Kojto 99:dbbf35b96557 753 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_FPSCR(uint32_t fpscr)
Kojto 99:dbbf35b96557 754 {
Kojto 99:dbbf35b96557 755 #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
Kojto 99:dbbf35b96557 756 #if 1
Kojto 99:dbbf35b96557 757 __ASM volatile ("vmsr fpscr, %0" : : "r" (fpscr) );
Kojto 99:dbbf35b96557 758 #else
Kojto 99:dbbf35b96557 759 register uint32_t __regfpscr __ASM("fpscr");
Kojto 99:dbbf35b96557 760 __regfpscr = (fpscr);
Kojto 99:dbbf35b96557 761 #endif
Kojto 99:dbbf35b96557 762 #endif
Kojto 99:dbbf35b96557 763 }
Kojto 99:dbbf35b96557 764
Kojto 99:dbbf35b96557 765 /** \brief Get FPEXC
Kojto 99:dbbf35b96557 766
Kojto 99:dbbf35b96557 767 This function returns the current value of the Floating Point Exception Control register.
Kojto 99:dbbf35b96557 768
Kojto 99:dbbf35b96557 769 \return Floating Point Exception Control register value
Kojto 99:dbbf35b96557 770 */
Kojto 99:dbbf35b96557 771 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_FPEXC(void)
Kojto 99:dbbf35b96557 772 {
Kojto 99:dbbf35b96557 773 #if (__FPU_PRESENT == 1)
Kojto 99:dbbf35b96557 774 #if 1
Kojto 99:dbbf35b96557 775 uint32_t result;
Kojto 99:dbbf35b96557 776
Kojto 99:dbbf35b96557 777 __ASM volatile ("vmrs %0, fpexc" : "=r" (result));
Kojto 99:dbbf35b96557 778 return (result);
Kojto 99:dbbf35b96557 779 #else
Kojto 99:dbbf35b96557 780 register uint32_t __regfpexc __ASM("fpexc");
Kojto 99:dbbf35b96557 781 return(__regfpexc);
Kojto 99:dbbf35b96557 782 #endif
Kojto 99:dbbf35b96557 783 #else
Kojto 99:dbbf35b96557 784 return(0);
Kojto 99:dbbf35b96557 785 #endif
Kojto 99:dbbf35b96557 786 }
Kojto 99:dbbf35b96557 787
Kojto 99:dbbf35b96557 788
Kojto 99:dbbf35b96557 789 /** \brief Set FPEXC
Kojto 99:dbbf35b96557 790
Kojto 99:dbbf35b96557 791 This function assigns the given value to the Floating Point Exception Control register.
Kojto 99:dbbf35b96557 792
Kojto 99:dbbf35b96557 793 \param [in] fpscr Floating Point Exception Control value to set
Kojto 99:dbbf35b96557 794 */
Kojto 99:dbbf35b96557 795 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_FPEXC(uint32_t fpexc)
Kojto 99:dbbf35b96557 796 {
Kojto 99:dbbf35b96557 797 #if (__FPU_PRESENT == 1)
Kojto 99:dbbf35b96557 798 #if 1
Kojto 99:dbbf35b96557 799 __ASM volatile ("vmsr fpexc, %0" : : "r" (fpexc));
Kojto 99:dbbf35b96557 800 #else
Kojto 99:dbbf35b96557 801 register uint32_t __regfpexc __ASM("fpexc");
Kojto 99:dbbf35b96557 802 __regfpexc = (fpexc);
Kojto 99:dbbf35b96557 803 #endif
Kojto 99:dbbf35b96557 804 #endif
Kojto 99:dbbf35b96557 805 }
Kojto 99:dbbf35b96557 806
Kojto 99:dbbf35b96557 807 /** \brief Get CPACR
Kojto 99:dbbf35b96557 808
Kojto 99:dbbf35b96557 809 This function returns the current value of the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 810
Kojto 99:dbbf35b96557 811 \return Coprocessor Access Control register value
Kojto 99:dbbf35b96557 812 */
Kojto 99:dbbf35b96557 813 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_CPACR(void)
Kojto 99:dbbf35b96557 814 {
Kojto 99:dbbf35b96557 815 #if 1
Kojto 99:dbbf35b96557 816 register uint32_t __regCPACR;
Kojto 99:dbbf35b96557 817 __ASM volatile ("mrc p15, 0, %0, c1, c0, 2" : "=r" (__regCPACR));
Kojto 99:dbbf35b96557 818 #else
Kojto 99:dbbf35b96557 819 register uint32_t __regCPACR __ASM("cp15:0:c1:c0:2");
Kojto 99:dbbf35b96557 820 #endif
Kojto 99:dbbf35b96557 821 return __regCPACR;
Kojto 99:dbbf35b96557 822 }
Kojto 99:dbbf35b96557 823
Kojto 99:dbbf35b96557 824 /** \brief Set CPACR
Kojto 99:dbbf35b96557 825
Kojto 99:dbbf35b96557 826 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 827
Kojto 99:dbbf35b96557 828 \param [in] cpacr Coporcessor Acccess Control value to set
Kojto 99:dbbf35b96557 829 */
Kojto 99:dbbf35b96557 830 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_CPACR(uint32_t cpacr)
Kojto 99:dbbf35b96557 831 {
Kojto 99:dbbf35b96557 832 #if 1
Kojto 99:dbbf35b96557 833 __ASM volatile ("mcr p15, 0, %0, c1, c0, 2" : : "r" (cpacr));
Kojto 99:dbbf35b96557 834 #else
Kojto 99:dbbf35b96557 835 register uint32_t __regCPACR __ASM("cp15:0:c1:c0:2");
Kojto 99:dbbf35b96557 836 __regCPACR = cpacr;
Kojto 99:dbbf35b96557 837 #endif
Kojto 99:dbbf35b96557 838 __ISB();
Kojto 99:dbbf35b96557 839 }
Kojto 99:dbbf35b96557 840
Kojto 99:dbbf35b96557 841 /** \brief Get CBAR
Kojto 99:dbbf35b96557 842
Kojto 99:dbbf35b96557 843 This function returns the value of the Configuration Base Address register.
Kojto 99:dbbf35b96557 844
Kojto 99:dbbf35b96557 845 \return Configuration Base Address register value
Kojto 99:dbbf35b96557 846 */
Kojto 99:dbbf35b96557 847 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_CBAR() {
Kojto 99:dbbf35b96557 848 #if 1
Kojto 99:dbbf35b96557 849 register uint32_t __regCBAR;
Kojto 99:dbbf35b96557 850 __ASM volatile ("mrc p15, 4, %0, c15, c0, 0" : "=r" (__regCBAR));
Kojto 99:dbbf35b96557 851 #else
Kojto 99:dbbf35b96557 852 register uint32_t __regCBAR __ASM("cp15:4:c15:c0:0");
Kojto 99:dbbf35b96557 853 #endif
Kojto 99:dbbf35b96557 854 return(__regCBAR);
Kojto 99:dbbf35b96557 855 }
Kojto 99:dbbf35b96557 856
Kojto 99:dbbf35b96557 857 /** \brief Get TTBR0
Kojto 99:dbbf35b96557 858
Kojto 99:dbbf35b96557 859 This function returns the value of the Configuration Base Address register.
Kojto 99:dbbf35b96557 860
Kojto 99:dbbf35b96557 861 \return Translation Table Base Register 0 value
Kojto 99:dbbf35b96557 862 */
Kojto 99:dbbf35b96557 863 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_TTBR0() {
Kojto 99:dbbf35b96557 864 #if 1
Kojto 99:dbbf35b96557 865 register uint32_t __regTTBR0;
Kojto 99:dbbf35b96557 866 __ASM volatile ("mrc p15, 0, %0, c2, c0, 0" : "=r" (__regTTBR0));
Kojto 99:dbbf35b96557 867 #else
Kojto 99:dbbf35b96557 868 register uint32_t __regTTBR0 __ASM("cp15:0:c2:c0:0");
Kojto 99:dbbf35b96557 869 #endif
Kojto 99:dbbf35b96557 870 return(__regTTBR0);
Kojto 99:dbbf35b96557 871 }
Kojto 99:dbbf35b96557 872
Kojto 99:dbbf35b96557 873 /** \brief Set TTBR0
Kojto 99:dbbf35b96557 874
Kojto 99:dbbf35b96557 875 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 876
Kojto 99:dbbf35b96557 877 \param [in] ttbr0 Translation Table Base Register 0 value to set
Kojto 99:dbbf35b96557 878 */
Kojto 99:dbbf35b96557 879 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_TTBR0(uint32_t ttbr0) {
Kojto 99:dbbf35b96557 880 #if 1
Kojto 99:dbbf35b96557 881 __ASM volatile ("mcr p15, 0, %0, c2, c0, 0" : : "r" (ttbr0));
Kojto 99:dbbf35b96557 882 #else
Kojto 99:dbbf35b96557 883 register uint32_t __regTTBR0 __ASM("cp15:0:c2:c0:0");
Kojto 99:dbbf35b96557 884 __regTTBR0 = ttbr0;
Kojto 99:dbbf35b96557 885 #endif
Kojto 99:dbbf35b96557 886 __ISB();
Kojto 99:dbbf35b96557 887 }
Kojto 99:dbbf35b96557 888
Kojto 99:dbbf35b96557 889 /** \brief Get DACR
Kojto 99:dbbf35b96557 890
Kojto 99:dbbf35b96557 891 This function returns the value of the Domain Access Control Register.
Kojto 99:dbbf35b96557 892
Kojto 99:dbbf35b96557 893 \return Domain Access Control Register value
Kojto 99:dbbf35b96557 894 */
Kojto 99:dbbf35b96557 895 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_DACR() {
Kojto 99:dbbf35b96557 896 #if 1
Kojto 99:dbbf35b96557 897 register uint32_t __regDACR;
Kojto 99:dbbf35b96557 898 __ASM volatile ("mrc p15, 0, %0, c3, c0, 0" : "=r" (__regDACR));
Kojto 99:dbbf35b96557 899 #else
Kojto 99:dbbf35b96557 900 register uint32_t __regDACR __ASM("cp15:0:c3:c0:0");
Kojto 99:dbbf35b96557 901 #endif
Kojto 99:dbbf35b96557 902 return(__regDACR);
Kojto 99:dbbf35b96557 903 }
Kojto 99:dbbf35b96557 904
Kojto 99:dbbf35b96557 905 /** \brief Set DACR
Kojto 99:dbbf35b96557 906
Kojto 99:dbbf35b96557 907 This function assigns the given value to the Coprocessor Access Control register.
Kojto 99:dbbf35b96557 908
Kojto 99:dbbf35b96557 909 \param [in] dacr Domain Access Control Register value to set
Kojto 99:dbbf35b96557 910 */
Kojto 99:dbbf35b96557 911 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_DACR(uint32_t dacr) {
Kojto 99:dbbf35b96557 912 #if 1
Kojto 99:dbbf35b96557 913 __ASM volatile ("mcr p15, 0, %0, c3, c0, 0" : : "r" (dacr));
Kojto 99:dbbf35b96557 914 #else
Kojto 99:dbbf35b96557 915 register uint32_t __regDACR __ASM("cp15:0:c3:c0:0");
Kojto 99:dbbf35b96557 916 __regDACR = dacr;
Kojto 99:dbbf35b96557 917 #endif
Kojto 99:dbbf35b96557 918 __ISB();
Kojto 99:dbbf35b96557 919 }
Kojto 99:dbbf35b96557 920
Kojto 99:dbbf35b96557 921 /******************************** Cache and BTAC enable ****************************************************/
Kojto 99:dbbf35b96557 922
Kojto 99:dbbf35b96557 923 /** \brief Set SCTLR
Kojto 99:dbbf35b96557 924
Kojto 99:dbbf35b96557 925 This function assigns the given value to the System Control Register.
Kojto 99:dbbf35b96557 926
Kojto 99:dbbf35b96557 927 \param [in] sctlr System Control Register, value to set
Kojto 99:dbbf35b96557 928 */
Kojto 99:dbbf35b96557 929 __attribute__( ( always_inline ) ) __STATIC_INLINE void __set_SCTLR(uint32_t sctlr)
Kojto 99:dbbf35b96557 930 {
Kojto 99:dbbf35b96557 931 #if 1
Kojto 99:dbbf35b96557 932 __ASM volatile ("mcr p15, 0, %0, c1, c0, 0" : : "r" (sctlr));
Kojto 99:dbbf35b96557 933 #else
Kojto 99:dbbf35b96557 934 register uint32_t __regSCTLR __ASM("cp15:0:c1:c0:0");
Kojto 99:dbbf35b96557 935 __regSCTLR = sctlr;
Kojto 99:dbbf35b96557 936 #endif
Kojto 99:dbbf35b96557 937 }
Kojto 99:dbbf35b96557 938
Kojto 99:dbbf35b96557 939 /** \brief Get SCTLR
Kojto 99:dbbf35b96557 940
Kojto 99:dbbf35b96557 941 This function returns the value of the System Control Register.
Kojto 99:dbbf35b96557 942
Kojto 99:dbbf35b96557 943 \return System Control Register value
Kojto 99:dbbf35b96557 944 */
Kojto 99:dbbf35b96557 945 __attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_SCTLR() {
Kojto 99:dbbf35b96557 946 #if 1
Kojto 99:dbbf35b96557 947 register uint32_t __regSCTLR;
Kojto 99:dbbf35b96557 948 __ASM volatile ("mrc p15, 0, %0, c1, c0, 0" : "=r" (__regSCTLR));
Kojto 99:dbbf35b96557 949 #else
Kojto 99:dbbf35b96557 950 register uint32_t __regSCTLR __ASM("cp15:0:c1:c0:0");
Kojto 99:dbbf35b96557 951 #endif
Kojto 99:dbbf35b96557 952 return(__regSCTLR);
Kojto 99:dbbf35b96557 953 }
Kojto 99:dbbf35b96557 954
Kojto 99:dbbf35b96557 955 /** \brief Enable Caches
Kojto 99:dbbf35b96557 956
Kojto 99:dbbf35b96557 957 Enable Caches
Kojto 99:dbbf35b96557 958 */
Kojto 99:dbbf35b96557 959 __attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_caches(void) {
Kojto 99:dbbf35b96557 960 // Set I bit 12 to enable I Cache
Kojto 99:dbbf35b96557 961 // Set C bit 2 to enable D Cache
Kojto 99:dbbf35b96557 962 __set_SCTLR( __get_SCTLR() | (1 << 12) | (1 << 2));
Kojto 99:dbbf35b96557 963 }
Kojto 99:dbbf35b96557 964
Kojto 99:dbbf35b96557 965 /** \brief Disable Caches
Kojto 99:dbbf35b96557 966
Kojto 99:dbbf35b96557 967 Disable Caches
Kojto 99:dbbf35b96557 968 */
Kojto 99:dbbf35b96557 969 __attribute__( ( always_inline ) ) __STATIC_INLINE void __disable_caches(void) {
Kojto 99:dbbf35b96557 970 // Clear I bit 12 to disable I Cache
Kojto 99:dbbf35b96557 971 // Clear C bit 2 to disable D Cache
Kojto 99:dbbf35b96557 972 __set_SCTLR( __get_SCTLR() & ~(1 << 12) & ~(1 << 2));
Kojto 99:dbbf35b96557 973 __ISB();
Kojto 99:dbbf35b96557 974 }
Kojto 99:dbbf35b96557 975
Kojto 99:dbbf35b96557 976 /** \brief Enable BTAC
Kojto 99:dbbf35b96557 977
Kojto 99:dbbf35b96557 978 Enable BTAC
Kojto 99:dbbf35b96557 979 */
Kojto 99:dbbf35b96557 980 __attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_btac(void) {
Kojto 99:dbbf35b96557 981 // Set Z bit 11 to enable branch prediction
Kojto 99:dbbf35b96557 982 __set_SCTLR( __get_SCTLR() | (1 << 11));
Kojto 99:dbbf35b96557 983 __ISB();
Kojto 99:dbbf35b96557 984 }
Kojto 99:dbbf35b96557 985
Kojto 99:dbbf35b96557 986 /** \brief Disable BTAC
Kojto 99:dbbf35b96557 987
Kojto 99:dbbf35b96557 988 Disable BTAC
Kojto 99:dbbf35b96557 989 */
Kojto 99:dbbf35b96557 990 __attribute__( ( always_inline ) ) __STATIC_INLINE void __disable_btac(void) {
Kojto 99:dbbf35b96557 991 // Clear Z bit 11 to disable branch prediction
Kojto 99:dbbf35b96557 992 __set_SCTLR( __get_SCTLR() & ~(1 << 11));
Kojto 99:dbbf35b96557 993 }
Kojto 99:dbbf35b96557 994
Kojto 99:dbbf35b96557 995
Kojto 99:dbbf35b96557 996 /** \brief Enable MMU
Kojto 99:dbbf35b96557 997
Kojto 99:dbbf35b96557 998 Enable MMU
Kojto 99:dbbf35b96557 999 */
Kojto 99:dbbf35b96557 1000 __attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_mmu(void) {
Kojto 99:dbbf35b96557 1001 // Set M bit 0 to enable the MMU
Kojto 99:dbbf35b96557 1002 // Set AFE bit to enable simplified access permissions model
Kojto 99:dbbf35b96557 1003 // Clear TRE bit to disable TEX remap and A bit to disable strict alignment fault checking
Kojto 99:dbbf35b96557 1004 __set_SCTLR( (__get_SCTLR() & ~(1 << 28) & ~(1 << 1)) | 1 | (1 << 29));
Kojto 99:dbbf35b96557 1005 __ISB();
Kojto 99:dbbf35b96557 1006 }
Kojto 99:dbbf35b96557 1007
Kojto 99:dbbf35b96557 1008 /** \brief Enable MMU
Kojto 99:dbbf35b96557 1009
Kojto 99:dbbf35b96557 1010 Enable MMU
Kojto 99:dbbf35b96557 1011 */
Kojto 99:dbbf35b96557 1012 __attribute__( ( always_inline ) ) __STATIC_INLINE void __disable_mmu(void) {
Kojto 99:dbbf35b96557 1013 // Clear M bit 0 to disable the MMU
Kojto 99:dbbf35b96557 1014 __set_SCTLR( __get_SCTLR() & ~1);
Kojto 99:dbbf35b96557 1015 __ISB();
Kojto 99:dbbf35b96557 1016 }
Kojto 99:dbbf35b96557 1017
Kojto 99:dbbf35b96557 1018 /******************************** TLB maintenance operations ************************************************/
Kojto 99:dbbf35b96557 1019 /** \brief Invalidate the whole tlb
Kojto 99:dbbf35b96557 1020
Kojto 99:dbbf35b96557 1021 TLBIALL. Invalidate the whole tlb
Kojto 99:dbbf35b96557 1022 */
Kojto 99:dbbf35b96557 1023
Kojto 99:dbbf35b96557 1024 __attribute__( ( always_inline ) ) __STATIC_INLINE void __ca9u_inv_tlb_all(void) {
Kojto 99:dbbf35b96557 1025 #if 1
Kojto 99:dbbf35b96557 1026 __ASM volatile ("mcr p15, 0, %0, c8, c7, 0" : : "r" (0));
Kojto 99:dbbf35b96557 1027 #else
Kojto 99:dbbf35b96557 1028 register uint32_t __TLBIALL __ASM("cp15:0:c8:c7:0");
Kojto 99:dbbf35b96557 1029 __TLBIALL = 0;
Kojto 99:dbbf35b96557 1030 #endif
Kojto 99:dbbf35b96557 1031 __DSB();
Kojto 99:dbbf35b96557 1032 __ISB();
Kojto 99:dbbf35b96557 1033 }
Kojto 99:dbbf35b96557 1034
Kojto 99:dbbf35b96557 1035 /******************************** BTB maintenance operations ************************************************/
Kojto 99:dbbf35b96557 1036 /** \brief Invalidate entire branch predictor array
Kojto 99:dbbf35b96557 1037
Kojto 99:dbbf35b96557 1038 BPIALL. Branch Predictor Invalidate All.
Kojto 99:dbbf35b96557 1039 */
Kojto 99:dbbf35b96557 1040
Kojto 99:dbbf35b96557 1041 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_inv_btac(void) {
Kojto 99:dbbf35b96557 1042 #if 1
Kojto 99:dbbf35b96557 1043 __ASM volatile ("mcr p15, 0, %0, c7, c5, 6" : : "r" (0));
Kojto 99:dbbf35b96557 1044 #else
Kojto 99:dbbf35b96557 1045 register uint32_t __BPIALL __ASM("cp15:0:c7:c5:6");
Kojto 99:dbbf35b96557 1046 __BPIALL = 0;
Kojto 99:dbbf35b96557 1047 #endif
Kojto 99:dbbf35b96557 1048 __DSB(); //ensure completion of the invalidation
Kojto 99:dbbf35b96557 1049 __ISB(); //ensure instruction fetch path sees new state
Kojto 99:dbbf35b96557 1050 }
Kojto 99:dbbf35b96557 1051
Kojto 99:dbbf35b96557 1052
Kojto 99:dbbf35b96557 1053 /******************************** L1 cache operations ******************************************************/
Kojto 99:dbbf35b96557 1054
Kojto 99:dbbf35b96557 1055 /** \brief Invalidate the whole I$
Kojto 99:dbbf35b96557 1056
Kojto 99:dbbf35b96557 1057 ICIALLU. Instruction Cache Invalidate All to PoU
Kojto 99:dbbf35b96557 1058 */
Kojto 99:dbbf35b96557 1059 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_inv_icache_all(void) {
Kojto 99:dbbf35b96557 1060 #if 1
Kojto 99:dbbf35b96557 1061 __ASM volatile ("mcr p15, 0, %0, c7, c5, 0" : : "r" (0));
Kojto 99:dbbf35b96557 1062 #else
Kojto 99:dbbf35b96557 1063 register uint32_t __ICIALLU __ASM("cp15:0:c7:c5:0");
Kojto 99:dbbf35b96557 1064 __ICIALLU = 0;
Kojto 99:dbbf35b96557 1065 #endif
Kojto 99:dbbf35b96557 1066 __DSB(); //ensure completion of the invalidation
Kojto 99:dbbf35b96557 1067 __ISB(); //ensure instruction fetch path sees new I cache state
Kojto 99:dbbf35b96557 1068 }
Kojto 99:dbbf35b96557 1069
Kojto 99:dbbf35b96557 1070 /** \brief Clean D$ by MVA
Kojto 99:dbbf35b96557 1071
Kojto 99:dbbf35b96557 1072 DCCMVAC. Data cache clean by MVA to PoC
Kojto 99:dbbf35b96557 1073 */
Kojto 99:dbbf35b96557 1074 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_clean_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 1075 #if 1
Kojto 99:dbbf35b96557 1076 __ASM volatile ("mcr p15, 0, %0, c7, c10, 1" : : "r" ((uint32_t)va));
Kojto 99:dbbf35b96557 1077 #else
Kojto 99:dbbf35b96557 1078 register uint32_t __DCCMVAC __ASM("cp15:0:c7:c10:1");
Kojto 99:dbbf35b96557 1079 __DCCMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 1080 #endif
Kojto 99:dbbf35b96557 1081 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 1082 }
Kojto 99:dbbf35b96557 1083
Kojto 99:dbbf35b96557 1084 /** \brief Invalidate D$ by MVA
Kojto 99:dbbf35b96557 1085
Kojto 99:dbbf35b96557 1086 DCIMVAC. Data cache invalidate by MVA to PoC
Kojto 99:dbbf35b96557 1087 */
Kojto 99:dbbf35b96557 1088 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_inv_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 1089 #if 1
Kojto 99:dbbf35b96557 1090 __ASM volatile ("mcr p15, 0, %0, c7, c6, 1" : : "r" ((uint32_t)va));
Kojto 99:dbbf35b96557 1091 #else
Kojto 99:dbbf35b96557 1092 register uint32_t __DCIMVAC __ASM("cp15:0:c7:c6:1");
Kojto 99:dbbf35b96557 1093 __DCIMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 1094 #endif
Kojto 99:dbbf35b96557 1095 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 1096 }
Kojto 99:dbbf35b96557 1097
Kojto 99:dbbf35b96557 1098 /** \brief Clean and Invalidate D$ by MVA
Kojto 99:dbbf35b96557 1099
Kojto 99:dbbf35b96557 1100 DCCIMVAC. Data cache clean and invalidate by MVA to PoC
Kojto 99:dbbf35b96557 1101 */
Kojto 99:dbbf35b96557 1102 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_clean_inv_dcache_mva(void *va) {
Kojto 99:dbbf35b96557 1103 #if 1
Kojto 99:dbbf35b96557 1104 __ASM volatile ("mcr p15, 0, %0, c7, c14, 1" : : "r" ((uint32_t)va));
Kojto 99:dbbf35b96557 1105 #else
Kojto 99:dbbf35b96557 1106 register uint32_t __DCCIMVAC __ASM("cp15:0:c7:c14:1");
Kojto 99:dbbf35b96557 1107 __DCCIMVAC = (uint32_t)va;
Kojto 99:dbbf35b96557 1108 #endif
Kojto 99:dbbf35b96557 1109 __DMB(); //ensure the ordering of data cache maintenance operations and their effects
Kojto 99:dbbf35b96557 1110 }
Kojto 99:dbbf35b96557 1111
Kojto 99:dbbf35b96557 1112 /** \brief
Kojto 99:dbbf35b96557 1113 * Generic mechanism for cleaning/invalidating the entire data or unified cache to the point of coherency.
Kojto 99:dbbf35b96557 1114 */
Kojto 99:dbbf35b96557 1115
Kojto 99:dbbf35b96557 1116 /** \brief __v7_all_cache - helper function
Kojto 99:dbbf35b96557 1117
Kojto 99:dbbf35b96557 1118 */
Kojto 99:dbbf35b96557 1119
Kojto 99:dbbf35b96557 1120 extern void __v7_all_cache(uint32_t op);
Kojto 99:dbbf35b96557 1121
Kojto 99:dbbf35b96557 1122
Kojto 99:dbbf35b96557 1123 /** \brief Invalidate the whole D$
Kojto 99:dbbf35b96557 1124
Kojto 99:dbbf35b96557 1125 DCISW. Invalidate by Set/Way
Kojto 99:dbbf35b96557 1126 */
Kojto 99:dbbf35b96557 1127
Kojto 99:dbbf35b96557 1128 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_inv_dcache_all(void) {
Kojto 99:dbbf35b96557 1129 __v7_all_cache(0);
Kojto 99:dbbf35b96557 1130 }
Kojto 99:dbbf35b96557 1131
Kojto 99:dbbf35b96557 1132 /** \brief Clean the whole D$
Kojto 99:dbbf35b96557 1133
Kojto 99:dbbf35b96557 1134 DCCSW. Clean by Set/Way
Kojto 99:dbbf35b96557 1135 */
Kojto 99:dbbf35b96557 1136
Kojto 99:dbbf35b96557 1137 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_clean_dcache_all(void) {
Kojto 99:dbbf35b96557 1138 __v7_all_cache(1);
Kojto 99:dbbf35b96557 1139 }
Kojto 99:dbbf35b96557 1140
Kojto 99:dbbf35b96557 1141 /** \brief Clean and invalidate the whole D$
Kojto 99:dbbf35b96557 1142
Kojto 99:dbbf35b96557 1143 DCCISW. Clean and Invalidate by Set/Way
Kojto 99:dbbf35b96557 1144 */
Kojto 99:dbbf35b96557 1145
Kojto 99:dbbf35b96557 1146 __attribute__( ( always_inline ) ) __STATIC_INLINE void __v7_clean_inv_dcache_all(void) {
Kojto 99:dbbf35b96557 1147 __v7_all_cache(2);
Kojto 99:dbbf35b96557 1148 }
Kojto 99:dbbf35b96557 1149
Kojto 99:dbbf35b96557 1150 #include "core_ca_mmu.h"
Kojto 99:dbbf35b96557 1151
Kojto 99:dbbf35b96557 1152 #elif (defined (__TASKING__)) /*--------------- TASKING Compiler -----------------*/
Kojto 99:dbbf35b96557 1153
Kojto 99:dbbf35b96557 1154 #error TASKING Compiler support not implemented for Cortex-A
Kojto 99:dbbf35b96557 1155
Kojto 99:dbbf35b96557 1156 #endif
Kojto 99:dbbf35b96557 1157
Kojto 99:dbbf35b96557 1158 /*@} end of CMSIS_Core_RegAccFunctions */
Kojto 99:dbbf35b96557 1159
Kojto 99:dbbf35b96557 1160
Kojto 99:dbbf35b96557 1161 #endif /* __CORE_CAFUNC_H__ */