mbed official / mbed

The official Mbed 2 C/C++ SDK provides the software platform and libraries to build your applications.

Dependents:   hello SerialTestv11 SerialTestv12 Sierpinski ... more

mbed 2

This is the mbed 2 library. If you'd like to learn about Mbed OS please see the mbed-os docs.

TARGET_TY51822R3/core_cm0plus.h@138:093f2bd7b9eb, 2017-03-14 (annotated)

Committer:
<>
Date:
Tue Mar 14 16:20:51 2017 +0000
Revision:
138:093f2bd7b9eb
Parent:
131:faff56e089b2
Child:
145:64910690c574
Release 138 of the mbed library



Ports for Upcoming Targets





Fixes and Changes



3716: fix for issue #3715: correction in startup files for ARM and IAR, alignment of system_stm32f429xx.c files https://github.com/ARMmbed/mbed-os/pull/3716

3741: STM32 remove warning in hal_tick_32b.c file https://github.com/ARMmbed/mbed-os/pull/3741

3780: STM32L4 : Fix GPIO G port compatibility https://github.com/ARMmbed/mbed-os/pull/3780

3831: NCS36510: SPISLAVE enabled (Conflict resolved) https://github.com/ARMmbed/mbed-os/pull/3831

3836: Allow to redefine nRF's PSTORAGE_NUM_OF_PAGES outside of the mbed-os https://github.com/ARMmbed/mbed-os/pull/3836

3840: STM32: gpio SPEED - always set High Speed by default https://github.com/ARMmbed/mbed-os/pull/3840

3844: STM32 GPIO: Typo correction. Update comment (GPIO_IP_WITHOUT_BRR) https://github.com/ARMmbed/mbed-os/pull/3844

3850: STM32: change spi error to debug warning https://github.com/ARMmbed/mbed-os/pull/3850

3860: Define GPIO_IP_WITHOUT_BRR for xDot platform https://github.com/ARMmbed/mbed-os/pull/3860

3880: DISCO_F469NI: allow the use of CAN2 instance when CAN1 is not activated https://github.com/ARMmbed/mbed-os/pull/3880

3795: Fix pwm period calc https://github.com/ARMmbed/mbed-os/pull/3795

3828: STM32 CAN API: correct format and type https://github.com/ARMmbed/mbed-os/pull/3828

3842: TARGET_NRF: corrected spi_init() to properly handle re-initialization https://github.com/ARMmbed/mbed-os/pull/3842

3843: STM32L476xG: set APB2 clock to 80MHz (instead of 40MHz) https://github.com/ARMmbed/mbed-os/pull/3843

3879: NUCLEO_F446ZE: Add missing AnalogIn pins on PF_3, PF_5 and PF_10. https://github.com/ARMmbed/mbed-os/pull/3879

3902: Fix heap and stack size for NUCLEO_F746ZG https://github.com/ARMmbed/mbed-os/pull/3902

3829: can_write(): return error code when no tx mailboxes are available https://github.com/ARMmbed/mbed-os/pull/3829

Who changed what in which revision?

UserRevisionLine numberNew contents of line
Kojto 113:f141b2784e32 1 /**************************************************************************//**
Kojto 113:f141b2784e32 2 * @file core_cm0plus.h
Kojto 113:f141b2784e32 3 * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File
Kojto 113:f141b2784e32 4 * @version V4.10
Kojto 113:f141b2784e32 5 * @date 18. March 2015
Kojto 113:f141b2784e32 6 *
Kojto 113:f141b2784e32 7 * @note
Kojto 113:f141b2784e32 8 *
Kojto 113:f141b2784e32 9 ******************************************************************************/
Kojto 113:f141b2784e32 10 /* Copyright (c) 2009 - 2015 ARM LIMITED
Kojto 113:f141b2784e32 11
Kojto 113:f141b2784e32 12 All rights reserved.
Kojto 113:f141b2784e32 13 Redistribution and use in source and binary forms, with or without
Kojto 113:f141b2784e32 14 modification, are permitted provided that the following conditions are met:
Kojto 113:f141b2784e32 15 - Redistributions of source code must retain the above copyright
Kojto 113:f141b2784e32 16 notice, this list of conditions and the following disclaimer.
Kojto 113:f141b2784e32 17 - Redistributions in binary form must reproduce the above copyright
Kojto 113:f141b2784e32 18 notice, this list of conditions and the following disclaimer in the
Kojto 113:f141b2784e32 19 documentation and/or other materials provided with the distribution.
Kojto 113:f141b2784e32 20 - Neither the name of ARM nor the names of its contributors may be used
Kojto 113:f141b2784e32 21 to endorse or promote products derived from this software without
Kojto 113:f141b2784e32 22 specific prior written permission.
Kojto 113:f141b2784e32 23 *
Kojto 113:f141b2784e32 24 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
Kojto 113:f141b2784e32 25 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
Kojto 113:f141b2784e32 26 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
Kojto 113:f141b2784e32 27 ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE
Kojto 113:f141b2784e32 28 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
Kojto 113:f141b2784e32 29 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
Kojto 113:f141b2784e32 30 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
Kojto 113:f141b2784e32 31 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
Kojto 113:f141b2784e32 32 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
Kojto 113:f141b2784e32 33 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
Kojto 113:f141b2784e32 34 POSSIBILITY OF SUCH DAMAGE.
Kojto 113:f141b2784e32 35 ---------------------------------------------------------------------------*/
Kojto 113:f141b2784e32 36
Kojto 113:f141b2784e32 37
Kojto 113:f141b2784e32 38 #if defined ( __ICCARM__ )
Kojto 113:f141b2784e32 39 #pragma system_include /* treat file as system include file for MISRA check */
Kojto 113:f141b2784e32 40 #endif
Kojto 113:f141b2784e32 41
Kojto 113:f141b2784e32 42 #ifndef __CORE_CM0PLUS_H_GENERIC
Kojto 113:f141b2784e32 43 #define __CORE_CM0PLUS_H_GENERIC
Kojto 113:f141b2784e32 44
Kojto 113:f141b2784e32 45 #ifdef __cplusplus
Kojto 113:f141b2784e32 46 extern "C" {
Kojto 113:f141b2784e32 47 #endif
Kojto 113:f141b2784e32 48
Kojto 113:f141b2784e32 49 /** \page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions
Kojto 113:f141b2784e32 50 CMSIS violates the following MISRA-C:2004 rules:
Kojto 113:f141b2784e32 51
Kojto 113:f141b2784e32 52 \li Required Rule 8.5, object/function definition in header file.<br>
Kojto 113:f141b2784e32 53 Function definitions in header files are used to allow 'inlining'.
Kojto 113:f141b2784e32 54
Kojto 113:f141b2784e32 55 \li Required Rule 18.4, declaration of union type or object of union type: '{...}'.<br>
Kojto 113:f141b2784e32 56 Unions are used for effective representation of core registers.
Kojto 113:f141b2784e32 57
Kojto 113:f141b2784e32 58 \li Advisory Rule 19.7, Function-like macro defined.<br>
Kojto 113:f141b2784e32 59 Function-like macros are used to allow more efficient code.
Kojto 113:f141b2784e32 60 */
Kojto 113:f141b2784e32 61
Kojto 113:f141b2784e32 62
Kojto 113:f141b2784e32 63 /*******************************************************************************
Kojto 113:f141b2784e32 64 * CMSIS definitions
Kojto 113:f141b2784e32 65 ******************************************************************************/
Kojto 113:f141b2784e32 66 /** \ingroup Cortex-M0+
Kojto 113:f141b2784e32 67 @{
Kojto 113:f141b2784e32 68 */
Kojto 113:f141b2784e32 69
Kojto 113:f141b2784e32 70 /* CMSIS CM0P definitions */
Kojto 113:f141b2784e32 71 #define __CM0PLUS_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */
Kojto 113:f141b2784e32 72 #define __CM0PLUS_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */
Kojto 113:f141b2784e32 73 #define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16) | \
Kojto 113:f141b2784e32 74 __CM0PLUS_CMSIS_VERSION_SUB) /*!< CMSIS HAL version number */
Kojto 113:f141b2784e32 75
Kojto 113:f141b2784e32 76 #define __CORTEX_M (0x00) /*!< Cortex-M Core */
Kojto 113:f141b2784e32 77
Kojto 113:f141b2784e32 78
Kojto 113:f141b2784e32 79 #if defined ( __CC_ARM )
Kojto 113:f141b2784e32 80 #define __ASM __asm /*!< asm keyword for ARM Compiler */
Kojto 113:f141b2784e32 81 #define __INLINE __inline /*!< inline keyword for ARM Compiler */
Kojto 113:f141b2784e32 82 #define __STATIC_INLINE static __inline
Kojto 113:f141b2784e32 83
Kojto 113:f141b2784e32 84 #elif defined ( __GNUC__ )
Kojto 113:f141b2784e32 85 #define __ASM __asm /*!< asm keyword for GNU Compiler */
Kojto 113:f141b2784e32 86 #define __INLINE inline /*!< inline keyword for GNU Compiler */
Kojto 113:f141b2784e32 87 #define __STATIC_INLINE static inline
Kojto 113:f141b2784e32 88
Kojto 113:f141b2784e32 89 #elif defined ( __ICCARM__ )
Kojto 113:f141b2784e32 90 #define __ASM __asm /*!< asm keyword for IAR Compiler */
Kojto 113:f141b2784e32 91 #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */
Kojto 113:f141b2784e32 92 #define __STATIC_INLINE static inline
Kojto 113:f141b2784e32 93
Kojto 113:f141b2784e32 94 #elif defined ( __TMS470__ )
Kojto 113:f141b2784e32 95 #define __ASM __asm /*!< asm keyword for TI CCS Compiler */
Kojto 113:f141b2784e32 96 #define __STATIC_INLINE static inline
Kojto 113:f141b2784e32 97
Kojto 113:f141b2784e32 98 #elif defined ( __TASKING__ )
Kojto 113:f141b2784e32 99 #define __ASM __asm /*!< asm keyword for TASKING Compiler */
Kojto 113:f141b2784e32 100 #define __INLINE inline /*!< inline keyword for TASKING Compiler */
Kojto 113:f141b2784e32 101 #define __STATIC_INLINE static inline
Kojto 113:f141b2784e32 102
Kojto 113:f141b2784e32 103 #elif defined ( __CSMC__ )
Kojto 113:f141b2784e32 104 #define __packed
Kojto 113:f141b2784e32 105 #define __ASM _asm /*!< asm keyword for COSMIC Compiler */
Kojto 113:f141b2784e32 106 #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */
Kojto 113:f141b2784e32 107 #define __STATIC_INLINE static inline
Kojto 113:f141b2784e32 108
Kojto 113:f141b2784e32 109 #endif
Kojto 113:f141b2784e32 110
Kojto 113:f141b2784e32 111 /** __FPU_USED indicates whether an FPU is used or not.
Kojto 113:f141b2784e32 112 This core does not support an FPU at all
Kojto 113:f141b2784e32 113 */
Kojto 113:f141b2784e32 114 #define __FPU_USED 0
Kojto 113:f141b2784e32 115
Kojto 113:f141b2784e32 116 #if defined ( __CC_ARM )
Kojto 113:f141b2784e32 117 #if defined __TARGET_FPU_VFP
Kojto 113:f141b2784e32 118 #warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 119 #endif
Kojto 113:f141b2784e32 120
Kojto 113:f141b2784e32 121 #elif defined ( __GNUC__ )
Kojto 113:f141b2784e32 122 #if defined (__VFP_FP__) && !defined(__SOFTFP__)
Kojto 113:f141b2784e32 123 #warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 124 #endif
Kojto 113:f141b2784e32 125
Kojto 113:f141b2784e32 126 #elif defined ( __ICCARM__ )
Kojto 113:f141b2784e32 127 #if defined __ARMVFP__
Kojto 113:f141b2784e32 128 #warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 129 #endif
Kojto 113:f141b2784e32 130
Kojto 113:f141b2784e32 131 #elif defined ( __TMS470__ )
Kojto 113:f141b2784e32 132 #if defined __TI__VFP_SUPPORT____
Kojto 113:f141b2784e32 133 #warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 134 #endif
Kojto 113:f141b2784e32 135
Kojto 113:f141b2784e32 136 #elif defined ( __TASKING__ )
Kojto 113:f141b2784e32 137 #if defined __FPU_VFP__
Kojto 113:f141b2784e32 138 #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 139 #endif
Kojto 113:f141b2784e32 140
Kojto 113:f141b2784e32 141 #elif defined ( __CSMC__ ) /* Cosmic */
Kojto 113:f141b2784e32 142 #if ( __CSMC__ & 0x400) // FPU present for parser
Kojto 113:f141b2784e32 143 #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto 113:f141b2784e32 144 #endif
Kojto 113:f141b2784e32 145 #endif
Kojto 113:f141b2784e32 146
Kojto 113:f141b2784e32 147 #include <stdint.h> /* standard types definitions */
Kojto 113:f141b2784e32 148 #include <core_cmInstr.h> /* Core Instruction Access */
Kojto 113:f141b2784e32 149 #include <core_cmFunc.h> /* Core Function Access */
Kojto 113:f141b2784e32 150
Kojto 113:f141b2784e32 151 #ifdef __cplusplus
Kojto 113:f141b2784e32 152 }
Kojto 113:f141b2784e32 153 #endif
Kojto 113:f141b2784e32 154
Kojto 113:f141b2784e32 155 #endif /* __CORE_CM0PLUS_H_GENERIC */
Kojto 113:f141b2784e32 156
Kojto 113:f141b2784e32 157 #ifndef __CMSIS_GENERIC
Kojto 113:f141b2784e32 158
Kojto 113:f141b2784e32 159 #ifndef __CORE_CM0PLUS_H_DEPENDANT
Kojto 113:f141b2784e32 160 #define __CORE_CM0PLUS_H_DEPENDANT
Kojto 113:f141b2784e32 161
Kojto 113:f141b2784e32 162 #ifdef __cplusplus
Kojto 113:f141b2784e32 163 extern "C" {
Kojto 113:f141b2784e32 164 #endif
Kojto 113:f141b2784e32 165
Kojto 113:f141b2784e32 166 /* check device defines and use defaults */
Kojto 113:f141b2784e32 167 #if defined __CHECK_DEVICE_DEFINES
Kojto 113:f141b2784e32 168 #ifndef __CM0PLUS_REV
Kojto 113:f141b2784e32 169 #define __CM0PLUS_REV 0x0000
Kojto 113:f141b2784e32 170 #warning "__CM0PLUS_REV not defined in device header file; using default!"
Kojto 113:f141b2784e32 171 #endif
Kojto 113:f141b2784e32 172
Kojto 113:f141b2784e32 173 #ifndef __MPU_PRESENT
Kojto 113:f141b2784e32 174 #define __MPU_PRESENT 0
Kojto 113:f141b2784e32 175 #warning "__MPU_PRESENT not defined in device header file; using default!"
Kojto 113:f141b2784e32 176 #endif
Kojto 113:f141b2784e32 177
Kojto 113:f141b2784e32 178 #ifndef __VTOR_PRESENT
Kojto 113:f141b2784e32 179 #define __VTOR_PRESENT 0
Kojto 113:f141b2784e32 180 #warning "__VTOR_PRESENT not defined in device header file; using default!"
Kojto 113:f141b2784e32 181 #endif
Kojto 113:f141b2784e32 182
Kojto 113:f141b2784e32 183 #ifndef __NVIC_PRIO_BITS
Kojto 113:f141b2784e32 184 #define __NVIC_PRIO_BITS 2
Kojto 113:f141b2784e32 185 #warning "__NVIC_PRIO_BITS not defined in device header file; using default!"
Kojto 113:f141b2784e32 186 #endif
Kojto 113:f141b2784e32 187
Kojto 113:f141b2784e32 188 #ifndef __Vendor_SysTickConfig
Kojto 113:f141b2784e32 189 #define __Vendor_SysTickConfig 0
Kojto 113:f141b2784e32 190 #warning "__Vendor_SysTickConfig not defined in device header file; using default!"
Kojto 113:f141b2784e32 191 #endif
Kojto 113:f141b2784e32 192 #endif
Kojto 113:f141b2784e32 193
Kojto 113:f141b2784e32 194 /* IO definitions (access restrictions to peripheral registers) */
Kojto 113:f141b2784e32 195 /**
Kojto 113:f141b2784e32 196 \defgroup CMSIS_glob_defs CMSIS Global Defines
Kojto 113:f141b2784e32 197
Kojto 113:f141b2784e32 198 <strong>IO Type Qualifiers</strong> are used
Kojto 113:f141b2784e32 199 \li to specify the access to peripheral variables.
Kojto 113:f141b2784e32 200 \li for automatic generation of peripheral register debug information.
Kojto 113:f141b2784e32 201 */
Kojto 113:f141b2784e32 202 #ifdef __cplusplus
Kojto 113:f141b2784e32 203 #define __I volatile /*!< Defines 'read only' permissions */
Kojto 113:f141b2784e32 204 #else
Kojto 113:f141b2784e32 205 #define __I volatile const /*!< Defines 'read only' permissions */
Kojto 113:f141b2784e32 206 #endif
Kojto 113:f141b2784e32 207 #define __O volatile /*!< Defines 'write only' permissions */
Kojto 113:f141b2784e32 208 #define __IO volatile /*!< Defines 'read / write' permissions */
Kojto 113:f141b2784e32 209
<> 128:9bcdf88f62b0 210 #ifdef __cplusplus
<> 128:9bcdf88f62b0 211 #define __IM volatile /*!< Defines 'read only' permissions */
<> 128:9bcdf88f62b0 212 #else
<> 128:9bcdf88f62b0 213 #define __IM volatile const /*!< Defines 'read only' permissions */
<> 128:9bcdf88f62b0 214 #endif
<> 128:9bcdf88f62b0 215 #define __OM volatile /*!< Defines 'write only' permissions */
<> 128:9bcdf88f62b0 216 #define __IOM volatile /*!< Defines 'read / write' permissions */
<> 128:9bcdf88f62b0 217
Kojto 113:f141b2784e32 218 /*@} end of group Cortex-M0+ */
Kojto 113:f141b2784e32 219
Kojto 113:f141b2784e32 220
Kojto 113:f141b2784e32 221
Kojto 113:f141b2784e32 222 /*******************************************************************************
Kojto 113:f141b2784e32 223 * Register Abstraction
Kojto 113:f141b2784e32 224 Core Register contain:
Kojto 113:f141b2784e32 225 - Core Register
Kojto 113:f141b2784e32 226 - Core NVIC Register
Kojto 113:f141b2784e32 227 - Core SCB Register
Kojto 113:f141b2784e32 228 - Core SysTick Register
Kojto 113:f141b2784e32 229 - Core MPU Register
Kojto 113:f141b2784e32 230 ******************************************************************************/
Kojto 113:f141b2784e32 231 /** \defgroup CMSIS_core_register Defines and Type Definitions
Kojto 113:f141b2784e32 232 \brief Type definitions and defines for Cortex-M processor based devices.
Kojto 113:f141b2784e32 233 */
Kojto 113:f141b2784e32 234
Kojto 113:f141b2784e32 235 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 236 \defgroup CMSIS_CORE Status and Control Registers
Kojto 113:f141b2784e32 237 \brief Core Register type definitions.
Kojto 113:f141b2784e32 238 @{
Kojto 113:f141b2784e32 239 */
Kojto 113:f141b2784e32 240
Kojto 113:f141b2784e32 241 /** \brief Union type to access the Application Program Status Register (APSR).
Kojto 113:f141b2784e32 242 */
Kojto 113:f141b2784e32 243 typedef union
Kojto 113:f141b2784e32 244 {
Kojto 113:f141b2784e32 245 struct
Kojto 113:f141b2784e32 246 {
Kojto 113:f141b2784e32 247 uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */
Kojto 113:f141b2784e32 248 uint32_t V:1; /*!< bit: 28 Overflow condition code flag */
Kojto 113:f141b2784e32 249 uint32_t C:1; /*!< bit: 29 Carry condition code flag */
Kojto 113:f141b2784e32 250 uint32_t Z:1; /*!< bit: 30 Zero condition code flag */
Kojto 113:f141b2784e32 251 uint32_t N:1; /*!< bit: 31 Negative condition code flag */
Kojto 113:f141b2784e32 252 } b; /*!< Structure used for bit access */
Kojto 113:f141b2784e32 253 uint32_t w; /*!< Type used for word access */
Kojto 113:f141b2784e32 254 } APSR_Type;
Kojto 113:f141b2784e32 255
Kojto 113:f141b2784e32 256 /* APSR Register Definitions */
Kojto 113:f141b2784e32 257 #define APSR_N_Pos 31 /*!< APSR: N Position */
Kojto 113:f141b2784e32 258 #define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */
Kojto 113:f141b2784e32 259
Kojto 113:f141b2784e32 260 #define APSR_Z_Pos 30 /*!< APSR: Z Position */
Kojto 113:f141b2784e32 261 #define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */
Kojto 113:f141b2784e32 262
Kojto 113:f141b2784e32 263 #define APSR_C_Pos 29 /*!< APSR: C Position */
Kojto 113:f141b2784e32 264 #define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */
Kojto 113:f141b2784e32 265
Kojto 113:f141b2784e32 266 #define APSR_V_Pos 28 /*!< APSR: V Position */
Kojto 113:f141b2784e32 267 #define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */
Kojto 113:f141b2784e32 268
Kojto 113:f141b2784e32 269
Kojto 113:f141b2784e32 270 /** \brief Union type to access the Interrupt Program Status Register (IPSR).
Kojto 113:f141b2784e32 271 */
Kojto 113:f141b2784e32 272 typedef union
Kojto 113:f141b2784e32 273 {
Kojto 113:f141b2784e32 274 struct
Kojto 113:f141b2784e32 275 {
Kojto 113:f141b2784e32 276 uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */
Kojto 113:f141b2784e32 277 uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */
Kojto 113:f141b2784e32 278 } b; /*!< Structure used for bit access */
Kojto 113:f141b2784e32 279 uint32_t w; /*!< Type used for word access */
Kojto 113:f141b2784e32 280 } IPSR_Type;
Kojto 113:f141b2784e32 281
Kojto 113:f141b2784e32 282 /* IPSR Register Definitions */
Kojto 113:f141b2784e32 283 #define IPSR_ISR_Pos 0 /*!< IPSR: ISR Position */
Kojto 113:f141b2784e32 284 #define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */
Kojto 113:f141b2784e32 285
Kojto 113:f141b2784e32 286
Kojto 113:f141b2784e32 287 /** \brief Union type to access the Special-Purpose Program Status Registers (xPSR).
Kojto 113:f141b2784e32 288 */
Kojto 113:f141b2784e32 289 typedef union
Kojto 113:f141b2784e32 290 {
Kojto 113:f141b2784e32 291 struct
Kojto 113:f141b2784e32 292 {
Kojto 113:f141b2784e32 293 uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */
Kojto 113:f141b2784e32 294 uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */
Kojto 113:f141b2784e32 295 uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */
Kojto 113:f141b2784e32 296 uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */
Kojto 113:f141b2784e32 297 uint32_t V:1; /*!< bit: 28 Overflow condition code flag */
Kojto 113:f141b2784e32 298 uint32_t C:1; /*!< bit: 29 Carry condition code flag */
Kojto 113:f141b2784e32 299 uint32_t Z:1; /*!< bit: 30 Zero condition code flag */
Kojto 113:f141b2784e32 300 uint32_t N:1; /*!< bit: 31 Negative condition code flag */
Kojto 113:f141b2784e32 301 } b; /*!< Structure used for bit access */
Kojto 113:f141b2784e32 302 uint32_t w; /*!< Type used for word access */
Kojto 113:f141b2784e32 303 } xPSR_Type;
Kojto 113:f141b2784e32 304
Kojto 113:f141b2784e32 305 /* xPSR Register Definitions */
Kojto 113:f141b2784e32 306 #define xPSR_N_Pos 31 /*!< xPSR: N Position */
Kojto 113:f141b2784e32 307 #define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */
Kojto 113:f141b2784e32 308
Kojto 113:f141b2784e32 309 #define xPSR_Z_Pos 30 /*!< xPSR: Z Position */
Kojto 113:f141b2784e32 310 #define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */
Kojto 113:f141b2784e32 311
Kojto 113:f141b2784e32 312 #define xPSR_C_Pos 29 /*!< xPSR: C Position */
Kojto 113:f141b2784e32 313 #define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */
Kojto 113:f141b2784e32 314
Kojto 113:f141b2784e32 315 #define xPSR_V_Pos 28 /*!< xPSR: V Position */
Kojto 113:f141b2784e32 316 #define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */
Kojto 113:f141b2784e32 317
Kojto 113:f141b2784e32 318 #define xPSR_T_Pos 24 /*!< xPSR: T Position */
Kojto 113:f141b2784e32 319 #define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */
Kojto 113:f141b2784e32 320
Kojto 113:f141b2784e32 321 #define xPSR_ISR_Pos 0 /*!< xPSR: ISR Position */
Kojto 113:f141b2784e32 322 #define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */
Kojto 113:f141b2784e32 323
Kojto 113:f141b2784e32 324
Kojto 113:f141b2784e32 325 /** \brief Union type to access the Control Registers (CONTROL).
Kojto 113:f141b2784e32 326 */
Kojto 113:f141b2784e32 327 typedef union
Kojto 113:f141b2784e32 328 {
Kojto 113:f141b2784e32 329 struct
Kojto 113:f141b2784e32 330 {
Kojto 113:f141b2784e32 331 uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */
Kojto 113:f141b2784e32 332 uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */
Kojto 113:f141b2784e32 333 uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */
Kojto 113:f141b2784e32 334 } b; /*!< Structure used for bit access */
Kojto 113:f141b2784e32 335 uint32_t w; /*!< Type used for word access */
Kojto 113:f141b2784e32 336 } CONTROL_Type;
Kojto 113:f141b2784e32 337
Kojto 113:f141b2784e32 338 /* CONTROL Register Definitions */
Kojto 113:f141b2784e32 339 #define CONTROL_SPSEL_Pos 1 /*!< CONTROL: SPSEL Position */
Kojto 113:f141b2784e32 340 #define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */
Kojto 113:f141b2784e32 341
Kojto 113:f141b2784e32 342 #define CONTROL_nPRIV_Pos 0 /*!< CONTROL: nPRIV Position */
Kojto 113:f141b2784e32 343 #define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */
Kojto 113:f141b2784e32 344
Kojto 113:f141b2784e32 345 /*@} end of group CMSIS_CORE */
Kojto 113:f141b2784e32 346
Kojto 113:f141b2784e32 347
Kojto 113:f141b2784e32 348 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 349 \defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)
Kojto 113:f141b2784e32 350 \brief Type definitions for the NVIC Registers
Kojto 113:f141b2784e32 351 @{
Kojto 113:f141b2784e32 352 */
Kojto 113:f141b2784e32 353
Kojto 113:f141b2784e32 354 /** \brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).
Kojto 113:f141b2784e32 355 */
Kojto 113:f141b2784e32 356 typedef struct
Kojto 113:f141b2784e32 357 {
Kojto 113:f141b2784e32 358 __IO uint32_t ISER[1]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */
Kojto 113:f141b2784e32 359 uint32_t RESERVED0[31];
Kojto 113:f141b2784e32 360 __IO uint32_t ICER[1]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */
Kojto 113:f141b2784e32 361 uint32_t RSERVED1[31];
Kojto 113:f141b2784e32 362 __IO uint32_t ISPR[1]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */
Kojto 113:f141b2784e32 363 uint32_t RESERVED2[31];
Kojto 113:f141b2784e32 364 __IO uint32_t ICPR[1]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */
Kojto 113:f141b2784e32 365 uint32_t RESERVED3[31];
Kojto 113:f141b2784e32 366 uint32_t RESERVED4[64];
Kojto 113:f141b2784e32 367 __IO uint32_t IP[8]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */
Kojto 113:f141b2784e32 368 } NVIC_Type;
Kojto 113:f141b2784e32 369
Kojto 113:f141b2784e32 370 /*@} end of group CMSIS_NVIC */
Kojto 113:f141b2784e32 371
Kojto 113:f141b2784e32 372
Kojto 113:f141b2784e32 373 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 374 \defgroup CMSIS_SCB System Control Block (SCB)
Kojto 113:f141b2784e32 375 \brief Type definitions for the System Control Block Registers
Kojto 113:f141b2784e32 376 @{
Kojto 113:f141b2784e32 377 */
Kojto 113:f141b2784e32 378
Kojto 113:f141b2784e32 379 /** \brief Structure type to access the System Control Block (SCB).
Kojto 113:f141b2784e32 380 */
Kojto 113:f141b2784e32 381 typedef struct
Kojto 113:f141b2784e32 382 {
Kojto 113:f141b2784e32 383 __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */
Kojto 113:f141b2784e32 384 __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */
Kojto 113:f141b2784e32 385 #if (__VTOR_PRESENT == 1)
Kojto 113:f141b2784e32 386 __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */
Kojto 113:f141b2784e32 387 #else
Kojto 113:f141b2784e32 388 uint32_t RESERVED0;
Kojto 113:f141b2784e32 389 #endif
Kojto 113:f141b2784e32 390 __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */
Kojto 113:f141b2784e32 391 __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */
Kojto 113:f141b2784e32 392 __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */
Kojto 113:f141b2784e32 393 uint32_t RESERVED1;
Kojto 113:f141b2784e32 394 __IO uint32_t SHP[2]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */
Kojto 113:f141b2784e32 395 __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */
Kojto 113:f141b2784e32 396 } SCB_Type;
Kojto 113:f141b2784e32 397
Kojto 113:f141b2784e32 398 /* SCB CPUID Register Definitions */
Kojto 113:f141b2784e32 399 #define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */
Kojto 113:f141b2784e32 400 #define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */
Kojto 113:f141b2784e32 401
Kojto 113:f141b2784e32 402 #define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */
Kojto 113:f141b2784e32 403 #define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */
Kojto 113:f141b2784e32 404
Kojto 113:f141b2784e32 405 #define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */
Kojto 113:f141b2784e32 406 #define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */
Kojto 113:f141b2784e32 407
Kojto 113:f141b2784e32 408 #define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */
Kojto 113:f141b2784e32 409 #define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */
Kojto 113:f141b2784e32 410
Kojto 113:f141b2784e32 411 #define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */
Kojto 113:f141b2784e32 412 #define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */
Kojto 113:f141b2784e32 413
Kojto 113:f141b2784e32 414 /* SCB Interrupt Control State Register Definitions */
Kojto 113:f141b2784e32 415 #define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */
Kojto 113:f141b2784e32 416 #define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */
Kojto 113:f141b2784e32 417
Kojto 113:f141b2784e32 418 #define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */
Kojto 113:f141b2784e32 419 #define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */
Kojto 113:f141b2784e32 420
Kojto 113:f141b2784e32 421 #define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */
Kojto 113:f141b2784e32 422 #define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */
Kojto 113:f141b2784e32 423
Kojto 113:f141b2784e32 424 #define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */
Kojto 113:f141b2784e32 425 #define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */
Kojto 113:f141b2784e32 426
Kojto 113:f141b2784e32 427 #define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */
Kojto 113:f141b2784e32 428 #define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */
Kojto 113:f141b2784e32 429
Kojto 113:f141b2784e32 430 #define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */
Kojto 113:f141b2784e32 431 #define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */
Kojto 113:f141b2784e32 432
Kojto 113:f141b2784e32 433 #define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */
Kojto 113:f141b2784e32 434 #define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */
Kojto 113:f141b2784e32 435
Kojto 113:f141b2784e32 436 #define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */
Kojto 113:f141b2784e32 437 #define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */
Kojto 113:f141b2784e32 438
Kojto 113:f141b2784e32 439 #define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */
Kojto 113:f141b2784e32 440 #define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */
Kojto 113:f141b2784e32 441
Kojto 113:f141b2784e32 442 #if (__VTOR_PRESENT == 1)
Kojto 113:f141b2784e32 443 /* SCB Interrupt Control State Register Definitions */
Kojto 113:f141b2784e32 444 #define SCB_VTOR_TBLOFF_Pos 8 /*!< SCB VTOR: TBLOFF Position */
Kojto 113:f141b2784e32 445 #define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */
Kojto 113:f141b2784e32 446 #endif
Kojto 113:f141b2784e32 447
Kojto 113:f141b2784e32 448 /* SCB Application Interrupt and Reset Control Register Definitions */
Kojto 113:f141b2784e32 449 #define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */
Kojto 113:f141b2784e32 450 #define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */
Kojto 113:f141b2784e32 451
Kojto 113:f141b2784e32 452 #define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */
Kojto 113:f141b2784e32 453 #define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */
Kojto 113:f141b2784e32 454
Kojto 113:f141b2784e32 455 #define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */
Kojto 113:f141b2784e32 456 #define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */
Kojto 113:f141b2784e32 457
Kojto 113:f141b2784e32 458 #define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */
Kojto 113:f141b2784e32 459 #define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */
Kojto 113:f141b2784e32 460
Kojto 113:f141b2784e32 461 #define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */
Kojto 113:f141b2784e32 462 #define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */
Kojto 113:f141b2784e32 463
Kojto 113:f141b2784e32 464 /* SCB System Control Register Definitions */
Kojto 113:f141b2784e32 465 #define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */
Kojto 113:f141b2784e32 466 #define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */
Kojto 113:f141b2784e32 467
Kojto 113:f141b2784e32 468 #define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */
Kojto 113:f141b2784e32 469 #define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */
Kojto 113:f141b2784e32 470
Kojto 113:f141b2784e32 471 #define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */
Kojto 113:f141b2784e32 472 #define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */
Kojto 113:f141b2784e32 473
Kojto 113:f141b2784e32 474 /* SCB Configuration Control Register Definitions */
Kojto 113:f141b2784e32 475 #define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */
Kojto 113:f141b2784e32 476 #define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */
Kojto 113:f141b2784e32 477
Kojto 113:f141b2784e32 478 #define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */
Kojto 113:f141b2784e32 479 #define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */
Kojto 113:f141b2784e32 480
Kojto 113:f141b2784e32 481 /* SCB System Handler Control and State Register Definitions */
Kojto 113:f141b2784e32 482 #define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */
Kojto 113:f141b2784e32 483 #define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */
Kojto 113:f141b2784e32 484
Kojto 113:f141b2784e32 485 /*@} end of group CMSIS_SCB */
Kojto 113:f141b2784e32 486
Kojto 113:f141b2784e32 487
Kojto 113:f141b2784e32 488 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 489 \defgroup CMSIS_SysTick System Tick Timer (SysTick)
Kojto 113:f141b2784e32 490 \brief Type definitions for the System Timer Registers.
Kojto 113:f141b2784e32 491 @{
Kojto 113:f141b2784e32 492 */
Kojto 113:f141b2784e32 493
Kojto 113:f141b2784e32 494 /** \brief Structure type to access the System Timer (SysTick).
Kojto 113:f141b2784e32 495 */
Kojto 113:f141b2784e32 496 typedef struct
Kojto 113:f141b2784e32 497 {
Kojto 113:f141b2784e32 498 __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */
Kojto 113:f141b2784e32 499 __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */
Kojto 113:f141b2784e32 500 __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */
Kojto 113:f141b2784e32 501 __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */
Kojto 113:f141b2784e32 502 } SysTick_Type;
Kojto 113:f141b2784e32 503
Kojto 113:f141b2784e32 504 /* SysTick Control / Status Register Definitions */
Kojto 113:f141b2784e32 505 #define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */
Kojto 113:f141b2784e32 506 #define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */
Kojto 113:f141b2784e32 507
Kojto 113:f141b2784e32 508 #define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */
Kojto 113:f141b2784e32 509 #define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */
Kojto 113:f141b2784e32 510
Kojto 113:f141b2784e32 511 #define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */
Kojto 113:f141b2784e32 512 #define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */
Kojto 113:f141b2784e32 513
Kojto 113:f141b2784e32 514 #define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */
Kojto 113:f141b2784e32 515 #define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */
Kojto 113:f141b2784e32 516
Kojto 113:f141b2784e32 517 /* SysTick Reload Register Definitions */
Kojto 113:f141b2784e32 518 #define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */
Kojto 113:f141b2784e32 519 #define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */
Kojto 113:f141b2784e32 520
Kojto 113:f141b2784e32 521 /* SysTick Current Register Definitions */
Kojto 113:f141b2784e32 522 #define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */
Kojto 113:f141b2784e32 523 #define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */
Kojto 113:f141b2784e32 524
Kojto 113:f141b2784e32 525 /* SysTick Calibration Register Definitions */
Kojto 113:f141b2784e32 526 #define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */
Kojto 113:f141b2784e32 527 #define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */
Kojto 113:f141b2784e32 528
Kojto 113:f141b2784e32 529 #define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */
Kojto 113:f141b2784e32 530 #define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */
Kojto 113:f141b2784e32 531
Kojto 113:f141b2784e32 532 #define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */
Kojto 113:f141b2784e32 533 #define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */
Kojto 113:f141b2784e32 534
Kojto 113:f141b2784e32 535 /*@} end of group CMSIS_SysTick */
Kojto 113:f141b2784e32 536
Kojto 113:f141b2784e32 537 #if (__MPU_PRESENT == 1)
Kojto 113:f141b2784e32 538 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 539 \defgroup CMSIS_MPU Memory Protection Unit (MPU)
Kojto 113:f141b2784e32 540 \brief Type definitions for the Memory Protection Unit (MPU)
Kojto 113:f141b2784e32 541 @{
Kojto 113:f141b2784e32 542 */
Kojto 113:f141b2784e32 543
Kojto 113:f141b2784e32 544 /** \brief Structure type to access the Memory Protection Unit (MPU).
Kojto 113:f141b2784e32 545 */
Kojto 113:f141b2784e32 546 typedef struct
Kojto 113:f141b2784e32 547 {
Kojto 113:f141b2784e32 548 __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */
Kojto 113:f141b2784e32 549 __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */
Kojto 113:f141b2784e32 550 __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */
Kojto 113:f141b2784e32 551 __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */
Kojto 113:f141b2784e32 552 __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */
Kojto 113:f141b2784e32 553 } MPU_Type;
Kojto 113:f141b2784e32 554
Kojto 113:f141b2784e32 555 /* MPU Type Register */
Kojto 113:f141b2784e32 556 #define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */
Kojto 113:f141b2784e32 557 #define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */
Kojto 113:f141b2784e32 558
Kojto 113:f141b2784e32 559 #define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */
Kojto 113:f141b2784e32 560 #define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */
Kojto 113:f141b2784e32 561
Kojto 113:f141b2784e32 562 #define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */
Kojto 113:f141b2784e32 563 #define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */
Kojto 113:f141b2784e32 564
Kojto 113:f141b2784e32 565 /* MPU Control Register */
Kojto 113:f141b2784e32 566 #define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */
Kojto 113:f141b2784e32 567 #define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */
Kojto 113:f141b2784e32 568
Kojto 113:f141b2784e32 569 #define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */
Kojto 113:f141b2784e32 570 #define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */
Kojto 113:f141b2784e32 571
Kojto 113:f141b2784e32 572 #define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */
Kojto 113:f141b2784e32 573 #define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */
Kojto 113:f141b2784e32 574
Kojto 113:f141b2784e32 575 /* MPU Region Number Register */
Kojto 113:f141b2784e32 576 #define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */
Kojto 113:f141b2784e32 577 #define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */
Kojto 113:f141b2784e32 578
Kojto 113:f141b2784e32 579 /* MPU Region Base Address Register */
Kojto 113:f141b2784e32 580 #define MPU_RBAR_ADDR_Pos 8 /*!< MPU RBAR: ADDR Position */
Kojto 113:f141b2784e32 581 #define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */
Kojto 113:f141b2784e32 582
Kojto 113:f141b2784e32 583 #define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */
Kojto 113:f141b2784e32 584 #define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */
Kojto 113:f141b2784e32 585
Kojto 113:f141b2784e32 586 #define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */
Kojto 113:f141b2784e32 587 #define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */
Kojto 113:f141b2784e32 588
Kojto 113:f141b2784e32 589 /* MPU Region Attribute and Size Register */
Kojto 113:f141b2784e32 590 #define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */
Kojto 113:f141b2784e32 591 #define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */
Kojto 113:f141b2784e32 592
Kojto 113:f141b2784e32 593 #define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */
Kojto 113:f141b2784e32 594 #define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */
Kojto 113:f141b2784e32 595
Kojto 113:f141b2784e32 596 #define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */
Kojto 113:f141b2784e32 597 #define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */
Kojto 113:f141b2784e32 598
Kojto 113:f141b2784e32 599 #define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */
Kojto 113:f141b2784e32 600 #define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */
Kojto 113:f141b2784e32 601
Kojto 113:f141b2784e32 602 #define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */
Kojto 113:f141b2784e32 603 #define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */
Kojto 113:f141b2784e32 604
Kojto 113:f141b2784e32 605 #define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */
Kojto 113:f141b2784e32 606 #define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */
Kojto 113:f141b2784e32 607
Kojto 113:f141b2784e32 608 #define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */
Kojto 113:f141b2784e32 609 #define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */
Kojto 113:f141b2784e32 610
Kojto 113:f141b2784e32 611 #define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */
Kojto 113:f141b2784e32 612 #define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */
Kojto 113:f141b2784e32 613
Kojto 113:f141b2784e32 614 #define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */
Kojto 113:f141b2784e32 615 #define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */
Kojto 113:f141b2784e32 616
Kojto 113:f141b2784e32 617 #define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */
Kojto 113:f141b2784e32 618 #define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */
Kojto 113:f141b2784e32 619
Kojto 113:f141b2784e32 620 /*@} end of group CMSIS_MPU */
Kojto 113:f141b2784e32 621 #endif
Kojto 113:f141b2784e32 622
Kojto 113:f141b2784e32 623
Kojto 113:f141b2784e32 624 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 625 \defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)
Kojto 113:f141b2784e32 626 \brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR)
Kojto 113:f141b2784e32 627 are only accessible over DAP and not via processor. Therefore
Kojto 113:f141b2784e32 628 they are not covered by the Cortex-M0 header file.
Kojto 113:f141b2784e32 629 @{
Kojto 113:f141b2784e32 630 */
Kojto 113:f141b2784e32 631 /*@} end of group CMSIS_CoreDebug */
Kojto 113:f141b2784e32 632
Kojto 113:f141b2784e32 633
Kojto 113:f141b2784e32 634 /** \ingroup CMSIS_core_register
Kojto 113:f141b2784e32 635 \defgroup CMSIS_core_base Core Definitions
Kojto 113:f141b2784e32 636 \brief Definitions for base addresses, unions, and structures.
Kojto 113:f141b2784e32 637 @{
Kojto 113:f141b2784e32 638 */
Kojto 113:f141b2784e32 639
Kojto 113:f141b2784e32 640 /* Memory mapping of Cortex-M0+ Hardware */
Kojto 113:f141b2784e32 641 #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */
Kojto 113:f141b2784e32 642 #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */
Kojto 113:f141b2784e32 643 #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */
Kojto 113:f141b2784e32 644 #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */
Kojto 113:f141b2784e32 645
Kojto 113:f141b2784e32 646 #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */
Kojto 113:f141b2784e32 647 #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */
Kojto 113:f141b2784e32 648 #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */
Kojto 113:f141b2784e32 649
Kojto 113:f141b2784e32 650 #if (__MPU_PRESENT == 1)
Kojto 113:f141b2784e32 651 #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */
Kojto 113:f141b2784e32 652 #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */
Kojto 113:f141b2784e32 653 #endif
Kojto 113:f141b2784e32 654
Kojto 113:f141b2784e32 655 /*@} */
Kojto 113:f141b2784e32 656
Kojto 113:f141b2784e32 657
Kojto 113:f141b2784e32 658
Kojto 113:f141b2784e32 659 /*******************************************************************************
Kojto 113:f141b2784e32 660 * Hardware Abstraction Layer
Kojto 113:f141b2784e32 661 Core Function Interface contains:
Kojto 113:f141b2784e32 662 - Core NVIC Functions
Kojto 113:f141b2784e32 663 - Core SysTick Functions
Kojto 113:f141b2784e32 664 - Core Register Access Functions
Kojto 113:f141b2784e32 665 ******************************************************************************/
Kojto 113:f141b2784e32 666 /** \defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference
Kojto 113:f141b2784e32 667 */
Kojto 113:f141b2784e32 668
Kojto 113:f141b2784e32 669
Kojto 113:f141b2784e32 670
Kojto 113:f141b2784e32 671 /* ########################## NVIC functions #################################### */
Kojto 113:f141b2784e32 672 /** \ingroup CMSIS_Core_FunctionInterface
Kojto 113:f141b2784e32 673 \defgroup CMSIS_Core_NVICFunctions NVIC Functions
Kojto 113:f141b2784e32 674 \brief Functions that manage interrupts and exceptions via the NVIC.
Kojto 113:f141b2784e32 675 @{
Kojto 113:f141b2784e32 676 */
Kojto 113:f141b2784e32 677
Kojto 113:f141b2784e32 678 /* Interrupt Priorities are WORD accessible only under ARMv6M */
Kojto 113:f141b2784e32 679 /* The following MACROS handle generation of the register offset and byte masks */
Kojto 113:f141b2784e32 680 #define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)
Kojto 113:f141b2784e32 681 #define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )
Kojto 113:f141b2784e32 682 #define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )
Kojto 113:f141b2784e32 683
Kojto 113:f141b2784e32 684
Kojto 113:f141b2784e32 685 /** \brief Enable External Interrupt
Kojto 113:f141b2784e32 686
Kojto 113:f141b2784e32 687 The function enables a device-specific interrupt in the NVIC interrupt controller.
Kojto 113:f141b2784e32 688
Kojto 113:f141b2784e32 689 \param [in] IRQn External interrupt number. Value cannot be negative.
Kojto 113:f141b2784e32 690 */
Kojto 113:f141b2784e32 691 __STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)
Kojto 113:f141b2784e32 692 {
Kojto 113:f141b2784e32 693 NVIC->ISER[0] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto 113:f141b2784e32 694 }
Kojto 113:f141b2784e32 695
Kojto 113:f141b2784e32 696
Kojto 113:f141b2784e32 697 /** \brief Disable External Interrupt
Kojto 113:f141b2784e32 698
Kojto 113:f141b2784e32 699 The function disables a device-specific interrupt in the NVIC interrupt controller.
Kojto 113:f141b2784e32 700
Kojto 113:f141b2784e32 701 \param [in] IRQn External interrupt number. Value cannot be negative.
Kojto 113:f141b2784e32 702 */
Kojto 113:f141b2784e32 703 __STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)
Kojto 113:f141b2784e32 704 {
Kojto 113:f141b2784e32 705 NVIC->ICER[0] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
<> 131:faff56e089b2 706 __DSB();
<> 131:faff56e089b2 707 __ISB();
Kojto 113:f141b2784e32 708 }
Kojto 113:f141b2784e32 709
Kojto 113:f141b2784e32 710
Kojto 113:f141b2784e32 711 /** \brief Get Pending Interrupt
Kojto 113:f141b2784e32 712
Kojto 113:f141b2784e32 713 The function reads the pending register in the NVIC and returns the pending bit
Kojto 113:f141b2784e32 714 for the specified interrupt.
Kojto 113:f141b2784e32 715
Kojto 113:f141b2784e32 716 \param [in] IRQn Interrupt number.
Kojto 113:f141b2784e32 717
Kojto 113:f141b2784e32 718 \return 0 Interrupt status is not pending.
Kojto 113:f141b2784e32 719 \return 1 Interrupt status is pending.
Kojto 113:f141b2784e32 720 */
Kojto 113:f141b2784e32 721 __STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)
Kojto 113:f141b2784e32 722 {
Kojto 113:f141b2784e32 723 return((uint32_t)(((NVIC->ISPR[0] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
Kojto 113:f141b2784e32 724 }
Kojto 113:f141b2784e32 725
Kojto 113:f141b2784e32 726
Kojto 113:f141b2784e32 727 /** \brief Set Pending Interrupt
Kojto 113:f141b2784e32 728
Kojto 113:f141b2784e32 729 The function sets the pending bit of an external interrupt.
Kojto 113:f141b2784e32 730
Kojto 113:f141b2784e32 731 \param [in] IRQn Interrupt number. Value cannot be negative.
Kojto 113:f141b2784e32 732 */
Kojto 113:f141b2784e32 733 __STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)
Kojto 113:f141b2784e32 734 {
Kojto 113:f141b2784e32 735 NVIC->ISPR[0] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto 113:f141b2784e32 736 }
Kojto 113:f141b2784e32 737
Kojto 113:f141b2784e32 738
Kojto 113:f141b2784e32 739 /** \brief Clear Pending Interrupt
Kojto 113:f141b2784e32 740
Kojto 113:f141b2784e32 741 The function clears the pending bit of an external interrupt.
Kojto 113:f141b2784e32 742
Kojto 113:f141b2784e32 743 \param [in] IRQn External interrupt number. Value cannot be negative.
Kojto 113:f141b2784e32 744 */
Kojto 113:f141b2784e32 745 __STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)
Kojto 113:f141b2784e32 746 {
Kojto 113:f141b2784e32 747 NVIC->ICPR[0] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto 113:f141b2784e32 748 }
Kojto 113:f141b2784e32 749
Kojto 113:f141b2784e32 750
Kojto 113:f141b2784e32 751 /** \brief Set Interrupt Priority
Kojto 113:f141b2784e32 752
Kojto 113:f141b2784e32 753 The function sets the priority of an interrupt.
Kojto 113:f141b2784e32 754
Kojto 113:f141b2784e32 755 \note The priority cannot be set for every core interrupt.
Kojto 113:f141b2784e32 756
Kojto 113:f141b2784e32 757 \param [in] IRQn Interrupt number.
Kojto 113:f141b2784e32 758 \param [in] priority Priority to set.
Kojto 113:f141b2784e32 759 */
Kojto 113:f141b2784e32 760 __STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
Kojto 113:f141b2784e32 761 {
Kojto 113:f141b2784e32 762 if((int32_t)(IRQn) < 0) {
Kojto 113:f141b2784e32 763 SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |
Kojto 113:f141b2784e32 764 (((priority << (8 - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));
Kojto 113:f141b2784e32 765 }
Kojto 113:f141b2784e32 766 else {
Kojto 113:f141b2784e32 767 NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |
Kojto 113:f141b2784e32 768 (((priority << (8 - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));
Kojto 113:f141b2784e32 769 }
Kojto 113:f141b2784e32 770 }
Kojto 113:f141b2784e32 771
Kojto 113:f141b2784e32 772
Kojto 113:f141b2784e32 773 /** \brief Get Interrupt Priority
Kojto 113:f141b2784e32 774
Kojto 113:f141b2784e32 775 The function reads the priority of an interrupt. The interrupt
Kojto 113:f141b2784e32 776 number can be positive to specify an external (device specific)
Kojto 113:f141b2784e32 777 interrupt, or negative to specify an internal (core) interrupt.
Kojto 113:f141b2784e32 778
Kojto 113:f141b2784e32 779
Kojto 113:f141b2784e32 780 \param [in] IRQn Interrupt number.
Kojto 113:f141b2784e32 781 \return Interrupt Priority. Value is aligned automatically to the implemented
Kojto 113:f141b2784e32 782 priority bits of the microcontroller.
Kojto 113:f141b2784e32 783 */
Kojto 113:f141b2784e32 784 __STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)
Kojto 113:f141b2784e32 785 {
Kojto 113:f141b2784e32 786
Kojto 113:f141b2784e32 787 if((int32_t)(IRQn) < 0) {
Kojto 113:f141b2784e32 788 return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8 - __NVIC_PRIO_BITS)));
Kojto 113:f141b2784e32 789 }
Kojto 113:f141b2784e32 790 else {
Kojto 113:f141b2784e32 791 return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8 - __NVIC_PRIO_BITS)));
Kojto 113:f141b2784e32 792 }
Kojto 113:f141b2784e32 793 }
Kojto 113:f141b2784e32 794
Kojto 113:f141b2784e32 795
Kojto 113:f141b2784e32 796 /** \brief System Reset
Kojto 113:f141b2784e32 797
Kojto 113:f141b2784e32 798 The function initiates a system reset request to reset the MCU.
Kojto 113:f141b2784e32 799 */
Kojto 113:f141b2784e32 800 __STATIC_INLINE void NVIC_SystemReset(void)
Kojto 113:f141b2784e32 801 {
Kojto 113:f141b2784e32 802 __DSB(); /* Ensure all outstanding memory accesses included
Kojto 113:f141b2784e32 803 buffered write are completed before reset */
Kojto 113:f141b2784e32 804 SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |
Kojto 113:f141b2784e32 805 SCB_AIRCR_SYSRESETREQ_Msk);
Kojto 113:f141b2784e32 806 __DSB(); /* Ensure completion of memory access */
Kojto 113:f141b2784e32 807 while(1) { __NOP(); } /* wait until reset */
Kojto 113:f141b2784e32 808 }
Kojto 113:f141b2784e32 809
Kojto 113:f141b2784e32 810 /*@} end of CMSIS_Core_NVICFunctions */
Kojto 113:f141b2784e32 811
Kojto 113:f141b2784e32 812
Kojto 113:f141b2784e32 813
Kojto 113:f141b2784e32 814 /* ################################## SysTick function ############################################ */
Kojto 113:f141b2784e32 815 /** \ingroup CMSIS_Core_FunctionInterface
Kojto 113:f141b2784e32 816 \defgroup CMSIS_Core_SysTickFunctions SysTick Functions
Kojto 113:f141b2784e32 817 \brief Functions that configure the System.
Kojto 113:f141b2784e32 818 @{
Kojto 113:f141b2784e32 819 */
Kojto 113:f141b2784e32 820
Kojto 113:f141b2784e32 821 #if (__Vendor_SysTickConfig == 0)
Kojto 113:f141b2784e32 822
Kojto 113:f141b2784e32 823 /** \brief System Tick Configuration
Kojto 113:f141b2784e32 824
Kojto 113:f141b2784e32 825 The function initializes the System Timer and its interrupt, and starts the System Tick Timer.
Kojto 113:f141b2784e32 826 Counter is in free running mode to generate periodic interrupts.
Kojto 113:f141b2784e32 827
Kojto 113:f141b2784e32 828 \param [in] ticks Number of ticks between two interrupts.
Kojto 113:f141b2784e32 829
Kojto 113:f141b2784e32 830 \return 0 Function succeeded.
Kojto 113:f141b2784e32 831 \return 1 Function failed.
Kojto 113:f141b2784e32 832
Kojto 113:f141b2784e32 833 \note When the variable <b>__Vendor_SysTickConfig</b> is set to 1, then the
Kojto 113:f141b2784e32 834 function <b>SysTick_Config</b> is not included. In this case, the file <b><i>device</i>.h</b>
Kojto 113:f141b2784e32 835 must contain a vendor-specific implementation of this function.
Kojto 113:f141b2784e32 836
Kojto 113:f141b2784e32 837 */
Kojto 113:f141b2784e32 838 __STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)
Kojto 113:f141b2784e32 839 {
Kojto 113:f141b2784e32 840 if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk) {return (1UL);} /* Reload value impossible */
Kojto 113:f141b2784e32 841
Kojto 113:f141b2784e32 842 SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */
Kojto 113:f141b2784e32 843 NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */
Kojto 113:f141b2784e32 844 SysTick->VAL = 0UL; /* Load the SysTick Counter Value */
Kojto 113:f141b2784e32 845 SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |
Kojto 113:f141b2784e32 846 SysTick_CTRL_TICKINT_Msk |
Kojto 113:f141b2784e32 847 SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */
Kojto 113:f141b2784e32 848 return (0UL); /* Function successful */
Kojto 113:f141b2784e32 849 }
Kojto 113:f141b2784e32 850
Kojto 113:f141b2784e32 851 #endif
Kojto 113:f141b2784e32 852
Kojto 113:f141b2784e32 853 /*@} end of CMSIS_Core_SysTickFunctions */
Kojto 113:f141b2784e32 854
Kojto 113:f141b2784e32 855
Kojto 113:f141b2784e32 856
Kojto 113:f141b2784e32 857
Kojto 113:f141b2784e32 858 #ifdef __cplusplus
Kojto 113:f141b2784e32 859 }
Kojto 113:f141b2784e32 860 #endif
Kojto 113:f141b2784e32 861
Kojto 113:f141b2784e32 862 #endif /* __CORE_CM0PLUS_H_DEPENDANT */
Kojto 113:f141b2784e32 863
Kojto 113:f141b2784e32 864 #endif /* __CMSIS_GENERIC */