mbed-dev - mbed library sources. Supersedes mbed-src.

Users » mbed_official » Code » mbed-dev

mbed library sources. Supersedes mbed-src.

Dependents: Nucleo_Hello_Encoder BLE_iBeaconScan AM1805_DEMO DISCO-F429ZI_ExportTemplate1 ... more

targets/TARGET_STM/TARGET_STM32F7/device/stm32f7xx_hal_dsi.h@157:ff67d9f36b67, 2017-02-02 (annotated)

Committer:: <>
Date:: Thu Feb 02 17:01:33 2017 +0000
Revision:: 157:ff67d9f36b67
Parent:: 149:156823d33999
Child:: 161:2cc1468da177

This updates the lib to the mbed lib v135

Who changed what in which revision?

User	Revision	Line number	New contents of line
<>	144:ef7eb2e8f9f7	1	/**
<>	144:ef7eb2e8f9f7	2	******************************************************************************
<>	144:ef7eb2e8f9f7	3	* @file stm32f7xx_hal_dsi.h
<>	144:ef7eb2e8f9f7	4	* @author MCD Application Team
<>	157:ff67d9f36b67	5	* @version V1.1.2
<>	157:ff67d9f36b67	6	* @date 23-September-2016
<>	144:ef7eb2e8f9f7	7	* @brief Header file of DSI HAL module.
<>	144:ef7eb2e8f9f7	8	******************************************************************************
<>	144:ef7eb2e8f9f7	9	* @attention
<>	144:ef7eb2e8f9f7	10	*
<>	144:ef7eb2e8f9f7	11	* <h2><center>© COPYRIGHT(c) 2016 STMicroelectronics</center></h2>
<>	144:ef7eb2e8f9f7	12	*
<>	144:ef7eb2e8f9f7	13	* Redistribution and use in source and binary forms, with or without modification,
<>	144:ef7eb2e8f9f7	14	* are permitted provided that the following conditions are met:
<>	144:ef7eb2e8f9f7	15	* 1. Redistributions of source code must retain the above copyright notice,
<>	144:ef7eb2e8f9f7	16	* this list of conditions and the following disclaimer.
<>	144:ef7eb2e8f9f7	17	* 2. Redistributions in binary form must reproduce the above copyright notice,
<>	144:ef7eb2e8f9f7	18	* this list of conditions and the following disclaimer in the documentation
<>	144:ef7eb2e8f9f7	19	* and/or other materials provided with the distribution.
<>	144:ef7eb2e8f9f7	20	* 3. Neither the name of STMicroelectronics nor the names of its contributors
<>	144:ef7eb2e8f9f7	21	* may be used to endorse or promote products derived from this software
<>	144:ef7eb2e8f9f7	22	* without specific prior written permission.
<>	144:ef7eb2e8f9f7	23	*
<>	144:ef7eb2e8f9f7	24	* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
<>	144:ef7eb2e8f9f7	25	* AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
<>	144:ef7eb2e8f9f7	26	* IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
<>	144:ef7eb2e8f9f7	27	* DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
<>	144:ef7eb2e8f9f7	28	* FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
<>	144:ef7eb2e8f9f7	29	* DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
<>	144:ef7eb2e8f9f7	30	* SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
<>	144:ef7eb2e8f9f7	31	* CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
<>	144:ef7eb2e8f9f7	32	* OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
<>	144:ef7eb2e8f9f7	33	* OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
<>	144:ef7eb2e8f9f7	34	*
<>	144:ef7eb2e8f9f7	35	******************************************************************************
<>	144:ef7eb2e8f9f7	36	*/
<>	144:ef7eb2e8f9f7	37
<>	144:ef7eb2e8f9f7	38	/* Define to prevent recursive inclusion -------------------------------------*/
<>	144:ef7eb2e8f9f7	39	#ifndef __STM32F7xx_HAL_DSI_H
<>	144:ef7eb2e8f9f7	40	#define __STM32F7xx_HAL_DSI_H
<>	144:ef7eb2e8f9f7	41
<>	144:ef7eb2e8f9f7	42	#ifdef __cplusplus
<>	144:ef7eb2e8f9f7	43	extern "C" {
<>	144:ef7eb2e8f9f7	44	#endif
<>	144:ef7eb2e8f9f7	45
<>	144:ef7eb2e8f9f7	46	#if defined (STM32F769xx) \|\| defined (STM32F779xx)
<>	144:ef7eb2e8f9f7	47	/* Includes ------------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	48	#include "stm32f7xx_hal_def.h"
<>	144:ef7eb2e8f9f7	49
<>	144:ef7eb2e8f9f7	50	/** @addtogroup STM32F7xx_HAL_Driver
<>	144:ef7eb2e8f9f7	51	* @{
<>	144:ef7eb2e8f9f7	52	*/
<>	144:ef7eb2e8f9f7	53
<>	144:ef7eb2e8f9f7	54	/** @defgroup DSI DSI
<>	144:ef7eb2e8f9f7	55	* @brief DSI HAL module driver
<>	144:ef7eb2e8f9f7	56	* @{
<>	144:ef7eb2e8f9f7	57	*/
<>	144:ef7eb2e8f9f7	58
<>	144:ef7eb2e8f9f7	59	/* Exported types ------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	60	/**
<>	144:ef7eb2e8f9f7	61	* @brief DSI Init Structure definition
<>	144:ef7eb2e8f9f7	62	*/
<>	144:ef7eb2e8f9f7	63	typedef struct
<>	144:ef7eb2e8f9f7	64	{
<>	144:ef7eb2e8f9f7	65	uint32_t AutomaticClockLaneControl; /*!< Automatic clock lane control
<>	144:ef7eb2e8f9f7	66	This parameter can be any value of @ref DSI_Automatic_Clk_Lane_Control */
<>	144:ef7eb2e8f9f7	67
<>	144:ef7eb2e8f9f7	68	uint32_t TXEscapeCkdiv; /*!< TX Escape clock division
<>	144:ef7eb2e8f9f7	69	The values 0 and 1 stop the TX_ESC clock generation */
<>	144:ef7eb2e8f9f7	70
<>	144:ef7eb2e8f9f7	71	uint32_t NumberOfLanes; /*!< Number of lanes
<>	144:ef7eb2e8f9f7	72	This parameter can be any value of @ref DSI_Number_Of_Lanes */
<>	144:ef7eb2e8f9f7	73
<>	144:ef7eb2e8f9f7	74	}DSI_InitTypeDef;
<>	144:ef7eb2e8f9f7	75
<>	144:ef7eb2e8f9f7	76	/**
<>	144:ef7eb2e8f9f7	77	* @brief DSI PLL Clock structure definition
<>	144:ef7eb2e8f9f7	78	*/
<>	144:ef7eb2e8f9f7	79	typedef struct
<>	144:ef7eb2e8f9f7	80	{
<>	144:ef7eb2e8f9f7	81	uint32_t PLLNDIV; /*!< PLL Loop Division Factor
<>	144:ef7eb2e8f9f7	82	This parameter must be a value between 10 and 125 */
<>	144:ef7eb2e8f9f7	83
<>	144:ef7eb2e8f9f7	84	uint32_t PLLIDF; /*!< PLL Input Division Factor
<>	144:ef7eb2e8f9f7	85	This parameter can be any value of @ref DSI_PLL_IDF */
<>	144:ef7eb2e8f9f7	86
<>	144:ef7eb2e8f9f7	87	uint32_t PLLODF; /*!< PLL Output Division Factor
<>	144:ef7eb2e8f9f7	88	This parameter can be any value of @ref DSI_PLL_ODF */
<>	144:ef7eb2e8f9f7	89
<>	144:ef7eb2e8f9f7	90	}DSI_PLLInitTypeDef;
<>	144:ef7eb2e8f9f7	91
<>	144:ef7eb2e8f9f7	92	/**
<>	144:ef7eb2e8f9f7	93	* @brief DSI Video mode configuration
<>	144:ef7eb2e8f9f7	94	*/
<>	144:ef7eb2e8f9f7	95	typedef struct
<>	144:ef7eb2e8f9f7	96	{
<>	144:ef7eb2e8f9f7	97	uint32_t VirtualChannelID; /!< Virtual channel ID /
<>	144:ef7eb2e8f9f7	98
<>	144:ef7eb2e8f9f7	99	uint32_t ColorCoding; /*!< Color coding for LTDC interface
<>	144:ef7eb2e8f9f7	100	This parameter can be any value of @ref DSI_Color_Coding */
<>	144:ef7eb2e8f9f7	101
<>	144:ef7eb2e8f9f7	102	uint32_t LooselyPacked; /*!< Enable or disable loosely packed stream (needed only when using
<>	144:ef7eb2e8f9f7	103	18-bit configuration).
<>	144:ef7eb2e8f9f7	104	This parameter can be any value of @ref DSI_LooselyPacked */
<>	144:ef7eb2e8f9f7	105
<>	144:ef7eb2e8f9f7	106	uint32_t Mode; /*!< Video mode type
<>	144:ef7eb2e8f9f7	107	This parameter can be any value of @ref DSI_Video_Mode_Type */
<>	144:ef7eb2e8f9f7	108
<>	144:ef7eb2e8f9f7	109	uint32_t PacketSize; /!< Video packet size /
<>	144:ef7eb2e8f9f7	110
<>	144:ef7eb2e8f9f7	111	uint32_t NumberOfChunks; /!< Number of chunks /
<>	144:ef7eb2e8f9f7	112
<>	144:ef7eb2e8f9f7	113	uint32_t NullPacketSize; /!< Null packet size /
<>	144:ef7eb2e8f9f7	114
<>	144:ef7eb2e8f9f7	115	uint32_t HSPolarity; /*!< HSYNC pin polarity
<>	144:ef7eb2e8f9f7	116	This parameter can be any value of @ref DSI_HSYNC_Polarity */
<>	144:ef7eb2e8f9f7	117
<>	144:ef7eb2e8f9f7	118	uint32_t VSPolarity; /*!< VSYNC pin polarity
<>	144:ef7eb2e8f9f7	119	This parameter can be any value of @ref DSI_VSYNC_Polarity */
<>	144:ef7eb2e8f9f7	120
<>	144:ef7eb2e8f9f7	121	uint32_t DEPolarity; /*!< Data Enable pin polarity
<>	144:ef7eb2e8f9f7	122	This parameter can be any value of @ref DSI_DATA_ENABLE_Polarity */
<>	144:ef7eb2e8f9f7	123
<>	144:ef7eb2e8f9f7	124	uint32_t HorizontalSyncActive; /!< Horizontal synchronism active duration (in lane byte clock cycles) /
<>	144:ef7eb2e8f9f7	125
<>	144:ef7eb2e8f9f7	126	uint32_t HorizontalBackPorch; /!< Horizontal back-porch duration (in lane byte clock cycles) /
<>	144:ef7eb2e8f9f7	127
<>	144:ef7eb2e8f9f7	128	uint32_t HorizontalLine; /!< Horizontal line duration (in lane byte clock cycles) /
<>	144:ef7eb2e8f9f7	129
<>	144:ef7eb2e8f9f7	130	uint32_t VerticalSyncActive; /!< Vertical synchronism active duration /
<>	144:ef7eb2e8f9f7	131
<>	144:ef7eb2e8f9f7	132	uint32_t VerticalBackPorch; /!< Vertical back-porch duration /
<>	144:ef7eb2e8f9f7	133
<>	144:ef7eb2e8f9f7	134	uint32_t VerticalFrontPorch; /!< Vertical front-porch duration /
<>	144:ef7eb2e8f9f7	135
<>	144:ef7eb2e8f9f7	136	uint32_t VerticalActive; /!< Vertical active duration /
<>	144:ef7eb2e8f9f7	137
<>	144:ef7eb2e8f9f7	138	uint32_t LPCommandEnable; /*!< Low-power command enable
<>	144:ef7eb2e8f9f7	139	This parameter can be any value of @ref DSI_LP_Command */
<>	144:ef7eb2e8f9f7	140
<>	144:ef7eb2e8f9f7	141	uint32_t LPLargestPacketSize; /*!< The size, in bytes, of the low power largest packet that
<>	144:ef7eb2e8f9f7	142	can fit in a line during VSA, VBP and VFP regions */
<>	144:ef7eb2e8f9f7	143
<>	144:ef7eb2e8f9f7	144	uint32_t LPVACTLargestPacketSize; /*!< The size, in bytes, of the low power largest packet that
<>	144:ef7eb2e8f9f7	145	can fit in a line during VACT region */
<>	144:ef7eb2e8f9f7	146
<>	144:ef7eb2e8f9f7	147	uint32_t LPHorizontalFrontPorchEnable; /*!< Low-power horizontal front-porch enable
<>	144:ef7eb2e8f9f7	148	This parameter can be any value of @ref DSI_LP_HFP */
<>	144:ef7eb2e8f9f7	149
<>	144:ef7eb2e8f9f7	150	uint32_t LPHorizontalBackPorchEnable; /*!< Low-power horizontal back-porch enable
<>	144:ef7eb2e8f9f7	151	This parameter can be any value of @ref DSI_LP_HBP */
<>	144:ef7eb2e8f9f7	152
<>	144:ef7eb2e8f9f7	153	uint32_t LPVerticalActiveEnable; /*!< Low-power vertical active enable
<>	144:ef7eb2e8f9f7	154	This parameter can be any value of @ref DSI_LP_VACT */
<>	144:ef7eb2e8f9f7	155
<>	144:ef7eb2e8f9f7	156	uint32_t LPVerticalFrontPorchEnable; /*!< Low-power vertical front-porch enable
<>	144:ef7eb2e8f9f7	157	This parameter can be any value of @ref DSI_LP_VFP */
<>	144:ef7eb2e8f9f7	158
<>	144:ef7eb2e8f9f7	159	uint32_t LPVerticalBackPorchEnable; /*!< Low-power vertical back-porch enable
<>	144:ef7eb2e8f9f7	160	This parameter can be any value of @ref DSI_LP_VBP */
<>	144:ef7eb2e8f9f7	161
<>	144:ef7eb2e8f9f7	162	uint32_t LPVerticalSyncActiveEnable; /*!< Low-power vertical sync active enable
<>	144:ef7eb2e8f9f7	163	This parameter can be any value of @ref DSI_LP_VSYNC */
<>	144:ef7eb2e8f9f7	164
<>	144:ef7eb2e8f9f7	165	uint32_t FrameBTAAcknowledgeEnable; /*!< Frame bus-turn-around acknowledge enable
<>	144:ef7eb2e8f9f7	166	This parameter can be any value of @ref DSI_FBTA_acknowledge */
<>	144:ef7eb2e8f9f7	167
<>	144:ef7eb2e8f9f7	168	}DSI_VidCfgTypeDef;
<>	144:ef7eb2e8f9f7	169
<>	144:ef7eb2e8f9f7	170	/**
<>	144:ef7eb2e8f9f7	171	* @brief DSI Adapted command mode configuration
<>	144:ef7eb2e8f9f7	172	*/
<>	144:ef7eb2e8f9f7	173	typedef struct
<>	144:ef7eb2e8f9f7	174	{
<>	144:ef7eb2e8f9f7	175	uint32_t VirtualChannelID; /!< Virtual channel ID /
<>	144:ef7eb2e8f9f7	176
<>	144:ef7eb2e8f9f7	177	uint32_t ColorCoding; /*!< Color coding for LTDC interface
<>	144:ef7eb2e8f9f7	178	This parameter can be any value of @ref DSI_Color_Coding */
<>	144:ef7eb2e8f9f7	179
<>	144:ef7eb2e8f9f7	180	uint32_t CommandSize; /*!< Maximum allowed size for an LTDC write memory command, measured in
<>	144:ef7eb2e8f9f7	181	pixels. This parameter can be any value between 0x00 and 0xFFFF */
<>	144:ef7eb2e8f9f7	182
<>	144:ef7eb2e8f9f7	183	uint32_t TearingEffectSource; /*!< Tearing effect source
<>	144:ef7eb2e8f9f7	184	This parameter can be any value of @ref DSI_TearingEffectSource */
<>	144:ef7eb2e8f9f7	185
<>	144:ef7eb2e8f9f7	186	uint32_t TearingEffectPolarity; /*!< Tearing effect pin polarity
<>	144:ef7eb2e8f9f7	187	This parameter can be any value of @ref DSI_TearingEffectPolarity */
<>	144:ef7eb2e8f9f7	188
<>	144:ef7eb2e8f9f7	189	uint32_t HSPolarity; /*!< HSYNC pin polarity
<>	144:ef7eb2e8f9f7	190	This parameter can be any value of @ref DSI_HSYNC_Polarity */
<>	144:ef7eb2e8f9f7	191
<>	144:ef7eb2e8f9f7	192	uint32_t VSPolarity; /*!< VSYNC pin polarity
<>	144:ef7eb2e8f9f7	193	This parameter can be any value of @ref DSI_VSYNC_Polarity */
<>	144:ef7eb2e8f9f7	194
<>	144:ef7eb2e8f9f7	195	uint32_t DEPolarity; /*!< Data Enable pin polarity
<>	144:ef7eb2e8f9f7	196	This parameter can be any value of @ref DSI_DATA_ENABLE_Polarity */
<>	144:ef7eb2e8f9f7	197
<>	144:ef7eb2e8f9f7	198	uint32_t VSyncPol; /*!< VSync edge on which the LTDC is halted
<>	144:ef7eb2e8f9f7	199	This parameter can be any value of @ref DSI_Vsync_Polarity */
<>	144:ef7eb2e8f9f7	200
<>	144:ef7eb2e8f9f7	201	uint32_t AutomaticRefresh; /*!< Automatic refresh mode
<>	144:ef7eb2e8f9f7	202	This parameter can be any value of @ref DSI_AutomaticRefresh */
<>	144:ef7eb2e8f9f7	203
<>	144:ef7eb2e8f9f7	204	uint32_t TEAcknowledgeRequest; /*!< Tearing Effect Acknowledge Request Enable
<>	144:ef7eb2e8f9f7	205	This parameter can be any value of @ref DSI_TE_AcknowledgeRequest */
<>	144:ef7eb2e8f9f7	206
<>	144:ef7eb2e8f9f7	207	}DSI_CmdCfgTypeDef;
<>	144:ef7eb2e8f9f7	208
<>	144:ef7eb2e8f9f7	209	/**
<>	144:ef7eb2e8f9f7	210	* @brief DSI command transmission mode configuration
<>	144:ef7eb2e8f9f7	211	*/
<>	144:ef7eb2e8f9f7	212	typedef struct
<>	144:ef7eb2e8f9f7	213	{
<>	144:ef7eb2e8f9f7	214	uint32_t LPGenShortWriteNoP; /*!< Generic Short Write Zero parameters Transmission
<>	144:ef7eb2e8f9f7	215	This parameter can be any value of @ref DSI_LP_LPGenShortWriteNoP */
<>	144:ef7eb2e8f9f7	216
<>	144:ef7eb2e8f9f7	217	uint32_t LPGenShortWriteOneP; /*!< Generic Short Write One parameter Transmission
<>	144:ef7eb2e8f9f7	218	This parameter can be any value of @ref DSI_LP_LPGenShortWriteOneP */
<>	144:ef7eb2e8f9f7	219
<>	144:ef7eb2e8f9f7	220	uint32_t LPGenShortWriteTwoP; /*!< Generic Short Write Two parameters Transmission
<>	144:ef7eb2e8f9f7	221	This parameter can be any value of @ref DSI_LP_LPGenShortWriteTwoP */
<>	144:ef7eb2e8f9f7	222
<>	144:ef7eb2e8f9f7	223	uint32_t LPGenShortReadNoP; /*!< Generic Short Read Zero parameters Transmission
<>	144:ef7eb2e8f9f7	224	This parameter can be any value of @ref DSI_LP_LPGenShortReadNoP */
<>	144:ef7eb2e8f9f7	225
<>	144:ef7eb2e8f9f7	226	uint32_t LPGenShortReadOneP; /*!< Generic Short Read One parameter Transmission
<>	144:ef7eb2e8f9f7	227	This parameter can be any value of @ref DSI_LP_LPGenShortReadOneP */
<>	144:ef7eb2e8f9f7	228
<>	144:ef7eb2e8f9f7	229	uint32_t LPGenShortReadTwoP; /*!< Generic Short Read Two parameters Transmission
<>	144:ef7eb2e8f9f7	230	This parameter can be any value of @ref DSI_LP_LPGenShortReadTwoP */
<>	144:ef7eb2e8f9f7	231
<>	144:ef7eb2e8f9f7	232	uint32_t LPGenLongWrite; /*!< Generic Long Write Transmission
<>	144:ef7eb2e8f9f7	233	This parameter can be any value of @ref DSI_LP_LPGenLongWrite */
<>	144:ef7eb2e8f9f7	234
<>	144:ef7eb2e8f9f7	235	uint32_t LPDcsShortWriteNoP; /*!< DCS Short Write Zero parameters Transmission
<>	144:ef7eb2e8f9f7	236	This parameter can be any value of @ref DSI_LP_LPDcsShortWriteNoP */
<>	144:ef7eb2e8f9f7	237
<>	144:ef7eb2e8f9f7	238	uint32_t LPDcsShortWriteOneP; /*!< DCS Short Write One parameter Transmission
<>	144:ef7eb2e8f9f7	239	This parameter can be any value of @ref DSI_LP_LPDcsShortWriteOneP */
<>	144:ef7eb2e8f9f7	240
<>	144:ef7eb2e8f9f7	241	uint32_t LPDcsShortReadNoP; /*!< DCS Short Read Zero parameters Transmission
<>	144:ef7eb2e8f9f7	242	This parameter can be any value of @ref DSI_LP_LPDcsShortReadNoP */
<>	144:ef7eb2e8f9f7	243
<>	144:ef7eb2e8f9f7	244	uint32_t LPDcsLongWrite; /*!< DCS Long Write Transmission
<>	144:ef7eb2e8f9f7	245	This parameter can be any value of @ref DSI_LP_LPDcsLongWrite */
<>	144:ef7eb2e8f9f7	246
<>	144:ef7eb2e8f9f7	247	uint32_t LPMaxReadPacket; /*!< Maximum Read Packet Size Transmission
<>	144:ef7eb2e8f9f7	248	This parameter can be any value of @ref DSI_LP_LPMaxReadPacket */
<>	144:ef7eb2e8f9f7	249
<>	144:ef7eb2e8f9f7	250	uint32_t AcknowledgeRequest; /*!< Acknowledge Request Enable
<>	144:ef7eb2e8f9f7	251	This parameter can be any value of @ref DSI_AcknowledgeRequest */
<>	144:ef7eb2e8f9f7	252
<>	144:ef7eb2e8f9f7	253	}DSI_LPCmdTypeDef;
<>	144:ef7eb2e8f9f7	254
<>	144:ef7eb2e8f9f7	255	/**
<>	144:ef7eb2e8f9f7	256	* @brief DSI PHY Timings definition
<>	144:ef7eb2e8f9f7	257	*/
<>	144:ef7eb2e8f9f7	258	typedef struct
<>	144:ef7eb2e8f9f7	259	{
<>	144:ef7eb2e8f9f7	260	uint32_t ClockLaneHS2LPTime; /*!< The maximum time that the D-PHY clock lane takes to go from high-speed
<>	144:ef7eb2e8f9f7	261	to low-power transmission */
<>	144:ef7eb2e8f9f7	262
<>	144:ef7eb2e8f9f7	263	uint32_t ClockLaneLP2HSTime; /*!< The maximum time that the D-PHY clock lane takes to go from low-power
<>	144:ef7eb2e8f9f7	264	to high-speed transmission */
<>	144:ef7eb2e8f9f7	265
<>	144:ef7eb2e8f9f7	266	uint32_t DataLaneHS2LPTime; /*!< The maximum time that the D-PHY data lanes takes to go from high-speed
<>	144:ef7eb2e8f9f7	267	to low-power transmission */
<>	144:ef7eb2e8f9f7	268
<>	144:ef7eb2e8f9f7	269	uint32_t DataLaneLP2HSTime; /*!< The maximum time that the D-PHY data lanes takes to go from low-power
<>	144:ef7eb2e8f9f7	270	to high-speed transmission */
<>	144:ef7eb2e8f9f7	271
<>	144:ef7eb2e8f9f7	272	uint32_t DataLaneMaxReadTime; /!< The maximum time required to perform a read command /
<>	144:ef7eb2e8f9f7	273
<>	144:ef7eb2e8f9f7	274	uint32_t StopWaitTime; /*!< The minimum wait period to request a High-Speed transmission after the
<>	144:ef7eb2e8f9f7	275	Stop state */
<>	144:ef7eb2e8f9f7	276
<>	144:ef7eb2e8f9f7	277	}DSI_PHY_TimerTypeDef;
<>	144:ef7eb2e8f9f7	278
<>	144:ef7eb2e8f9f7	279	/**
<>	144:ef7eb2e8f9f7	280	* @brief DSI HOST Timeouts definition
<>	144:ef7eb2e8f9f7	281	*/
<>	144:ef7eb2e8f9f7	282	typedef struct
<>	144:ef7eb2e8f9f7	283	{
<>	144:ef7eb2e8f9f7	284	uint32_t TimeoutCkdiv; /!< Time-out clock division /
<>	144:ef7eb2e8f9f7	285
<>	144:ef7eb2e8f9f7	286	uint32_t HighSpeedTransmissionTimeout; /!< High-speed transmission time-out /
<>	144:ef7eb2e8f9f7	287
<>	144:ef7eb2e8f9f7	288	uint32_t LowPowerReceptionTimeout; /!< Low-power reception time-out /
<>	144:ef7eb2e8f9f7	289
<>	144:ef7eb2e8f9f7	290	uint32_t HighSpeedReadTimeout; /!< High-speed read time-out /
<>	144:ef7eb2e8f9f7	291
<>	144:ef7eb2e8f9f7	292	uint32_t LowPowerReadTimeout; /!< Low-power read time-out /
<>	144:ef7eb2e8f9f7	293
<>	144:ef7eb2e8f9f7	294	uint32_t HighSpeedWriteTimeout; /!< High-speed write time-out /
<>	144:ef7eb2e8f9f7	295
<>	144:ef7eb2e8f9f7	296	uint32_t HighSpeedWritePrespMode; /*!< High-speed write presp mode
<>	144:ef7eb2e8f9f7	297	This parameter can be any value of @ref DSI_HS_PrespMode */
<>	144:ef7eb2e8f9f7	298
<>	144:ef7eb2e8f9f7	299	uint32_t LowPowerWriteTimeout; /!< Low-speed write time-out /
<>	144:ef7eb2e8f9f7	300
<>	144:ef7eb2e8f9f7	301	uint32_t BTATimeout; /!< BTA time-out /
<>	144:ef7eb2e8f9f7	302
<>	144:ef7eb2e8f9f7	303	}DSI_HOST_TimeoutTypeDef;
<>	144:ef7eb2e8f9f7	304
<>	144:ef7eb2e8f9f7	305	/**
<>	144:ef7eb2e8f9f7	306	* @brief DSI States Structure definition
<>	144:ef7eb2e8f9f7	307	*/
<>	144:ef7eb2e8f9f7	308	typedef enum
<>	144:ef7eb2e8f9f7	309	{
<>	144:ef7eb2e8f9f7	310	HAL_DSI_STATE_RESET = 0x00U,
<>	144:ef7eb2e8f9f7	311	HAL_DSI_STATE_READY = 0x01U,
<>	144:ef7eb2e8f9f7	312	HAL_DSI_STATE_ERROR = 0x02U,
<>	144:ef7eb2e8f9f7	313	HAL_DSI_STATE_BUSY = 0x03U,
<>	144:ef7eb2e8f9f7	314	HAL_DSI_STATE_TIMEOUT = 0x04U
<>	144:ef7eb2e8f9f7	315	}HAL_DSI_StateTypeDef;
<>	144:ef7eb2e8f9f7	316
<>	144:ef7eb2e8f9f7	317	/**
<>	144:ef7eb2e8f9f7	318	* @brief DSI Handle Structure definition
<>	144:ef7eb2e8f9f7	319	*/
<>	144:ef7eb2e8f9f7	320	typedef struct
<>	144:ef7eb2e8f9f7	321	{
<>	144:ef7eb2e8f9f7	322	DSI_TypeDef Instance; /!< Register base address */
<>	144:ef7eb2e8f9f7	323	DSI_InitTypeDef Init; /!< DSI required parameters /
<>	144:ef7eb2e8f9f7	324	HAL_LockTypeDef Lock; /!< DSI peripheral status /
<>	144:ef7eb2e8f9f7	325	__IO HAL_DSI_StateTypeDef State; /!< DSI communication state /
<>	144:ef7eb2e8f9f7	326	__IO uint32_t ErrorCode; /!< DSI Error code /
<>	144:ef7eb2e8f9f7	327	uint32_t ErrorMsk; /!< DSI Error monitoring mask /
<>	144:ef7eb2e8f9f7	328	}DSI_HandleTypeDef;
<>	144:ef7eb2e8f9f7	329
<>	144:ef7eb2e8f9f7	330	/* Exported constants --------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	331	/** @defgroup DSI_DCS_Command DSI DCS Command
<>	144:ef7eb2e8f9f7	332	* @{
<>	144:ef7eb2e8f9f7	333	*/
<>	144:ef7eb2e8f9f7	334	#define DSI_ENTER_IDLE_MODE 0x39U
<>	144:ef7eb2e8f9f7	335	#define DSI_ENTER_INVERT_MODE 0x21U
<>	144:ef7eb2e8f9f7	336	#define DSI_ENTER_NORMAL_MODE 0x13U
<>	144:ef7eb2e8f9f7	337	#define DSI_ENTER_PARTIAL_MODE 0x12U
<>	144:ef7eb2e8f9f7	338	#define DSI_ENTER_SLEEP_MODE 0x10U
<>	144:ef7eb2e8f9f7	339	#define DSI_EXIT_IDLE_MODE 0x38U
<>	144:ef7eb2e8f9f7	340	#define DSI_EXIT_INVERT_MODE 0x20U
<>	144:ef7eb2e8f9f7	341	#define DSI_EXIT_SLEEP_MODE 0x11U
<>	144:ef7eb2e8f9f7	342	#define DSI_GET_3D_CONTROL 0x3FU
<>	144:ef7eb2e8f9f7	343	#define DSI_GET_ADDRESS_MODE 0x0BU
<>	144:ef7eb2e8f9f7	344	#define DSI_GET_BLUE_CHANNEL 0x08U
<>	144:ef7eb2e8f9f7	345	#define DSI_GET_DIAGNOSTIC_RESULT 0x0FU
<>	144:ef7eb2e8f9f7	346	#define DSI_GET_DISPLAY_MODE 0x0DU
<>	144:ef7eb2e8f9f7	347	#define DSI_GET_GREEN_CHANNEL 0x07U
<>	144:ef7eb2e8f9f7	348	#define DSI_GET_PIXEL_FORMAT 0x0CU
<>	144:ef7eb2e8f9f7	349	#define DSI_GET_POWER_MODE 0x0AU
<>	144:ef7eb2e8f9f7	350	#define DSI_GET_RED_CHANNEL 0x06U
<>	144:ef7eb2e8f9f7	351	#define DSI_GET_SCANLINE 0x45U
<>	144:ef7eb2e8f9f7	352	#define DSI_GET_SIGNAL_MODE 0x0EU
<>	144:ef7eb2e8f9f7	353	#define DSI_NOP 0x00U
<>	144:ef7eb2e8f9f7	354	#define DSI_READ_DDB_CONTINUE 0xA8U
<>	144:ef7eb2e8f9f7	355	#define DSI_READ_DDB_START 0xA1U
<>	144:ef7eb2e8f9f7	356	#define DSI_READ_MEMORY_CONTINUE 0x3EU
<>	144:ef7eb2e8f9f7	357	#define DSI_READ_MEMORY_START 0x2EU
<>	144:ef7eb2e8f9f7	358	#define DSI_SET_3D_CONTROL 0x3DU
<>	144:ef7eb2e8f9f7	359	#define DSI_SET_ADDRESS_MODE 0x36U
<>	144:ef7eb2e8f9f7	360	#define DSI_SET_COLUMN_ADDRESS 0x2AU
<>	144:ef7eb2e8f9f7	361	#define DSI_SET_DISPLAY_OFF 0x28U
<>	144:ef7eb2e8f9f7	362	#define DSI_SET_DISPLAY_ON 0x29U
<>	144:ef7eb2e8f9f7	363	#define DSI_SET_GAMMA_CURVE 0x26U
<>	144:ef7eb2e8f9f7	364	#define DSI_SET_PAGE_ADDRESS 0x2BU
<>	144:ef7eb2e8f9f7	365	#define DSI_SET_PARTIAL_COLUMNS 0x31U
<>	144:ef7eb2e8f9f7	366	#define DSI_SET_PARTIAL_ROWS 0x30U
<>	144:ef7eb2e8f9f7	367	#define DSI_SET_PIXEL_FORMAT 0x3AU
<>	144:ef7eb2e8f9f7	368	#define DSI_SET_SCROLL_AREA 0x33U
<>	144:ef7eb2e8f9f7	369	#define DSI_SET_SCROLL_START 0x37U
<>	144:ef7eb2e8f9f7	370	#define DSI_SET_TEAR_OFF 0x34U
<>	144:ef7eb2e8f9f7	371	#define DSI_SET_TEAR_ON 0x35U
<>	144:ef7eb2e8f9f7	372	#define DSI_SET_TEAR_SCANLINE 0x44U
<>	144:ef7eb2e8f9f7	373	#define DSI_SET_VSYNC_TIMING 0x40U
<>	144:ef7eb2e8f9f7	374	#define DSI_SOFT_RESET 0x01U
<>	144:ef7eb2e8f9f7	375	#define DSI_WRITE_LUT 0x2DU
<>	144:ef7eb2e8f9f7	376	#define DSI_WRITE_MEMORY_CONTINUE 0x3CU
<>	144:ef7eb2e8f9f7	377	#define DSI_WRITE_MEMORY_START 0x2CU
<>	144:ef7eb2e8f9f7	378	/**
<>	144:ef7eb2e8f9f7	379	* @}
<>	144:ef7eb2e8f9f7	380	*/
<>	144:ef7eb2e8f9f7	381
<>	144:ef7eb2e8f9f7	382	/** @defgroup DSI_Video_Mode_Type DSI Video Mode Type
<>	144:ef7eb2e8f9f7	383	* @{
<>	144:ef7eb2e8f9f7	384	*/
<>	144:ef7eb2e8f9f7	385	#define DSI_VID_MODE_NB_PULSES 0U
<>	144:ef7eb2e8f9f7	386	#define DSI_VID_MODE_NB_EVENTS 1U
<>	144:ef7eb2e8f9f7	387	#define DSI_VID_MODE_BURST 2U
<>	144:ef7eb2e8f9f7	388	/**
<>	144:ef7eb2e8f9f7	389	* @}
<>	144:ef7eb2e8f9f7	390	*/
<>	144:ef7eb2e8f9f7	391
<>	144:ef7eb2e8f9f7	392	/** @defgroup DSI_Color_Mode DSI Color Mode
<>	144:ef7eb2e8f9f7	393	* @{
<>	144:ef7eb2e8f9f7	394	*/
<>	144:ef7eb2e8f9f7	395	#define DSI_COLOR_MODE_FULL 0U
<>	144:ef7eb2e8f9f7	396	#define DSI_COLOR_MODE_EIGHT DSI_WCR_COLM
<>	144:ef7eb2e8f9f7	397	/**
<>	144:ef7eb2e8f9f7	398	* @}
<>	144:ef7eb2e8f9f7	399	*/
<>	144:ef7eb2e8f9f7	400
<>	144:ef7eb2e8f9f7	401	/** @defgroup DSI_ShutDown DSI ShutDown
<>	144:ef7eb2e8f9f7	402	* @{
<>	144:ef7eb2e8f9f7	403	*/
<>	144:ef7eb2e8f9f7	404	#define DSI_DISPLAY_ON 0U
<>	144:ef7eb2e8f9f7	405	#define DSI_DISPLAY_OFF DSI_WCR_SHTDN
<>	144:ef7eb2e8f9f7	406	/**
<>	144:ef7eb2e8f9f7	407	* @}
<>	144:ef7eb2e8f9f7	408	*/
<>	144:ef7eb2e8f9f7	409
<>	144:ef7eb2e8f9f7	410	/** @defgroup DSI_LP_Command DSI LP Command
<>	144:ef7eb2e8f9f7	411	* @{
<>	144:ef7eb2e8f9f7	412	*/
<>	144:ef7eb2e8f9f7	413	#define DSI_LP_COMMAND_DISABLE 0U
<>	144:ef7eb2e8f9f7	414	#define DSI_LP_COMMAND_ENABLE DSI_VMCR_LPCE
<>	144:ef7eb2e8f9f7	415	/**
<>	144:ef7eb2e8f9f7	416	* @}
<>	144:ef7eb2e8f9f7	417	*/
<>	144:ef7eb2e8f9f7	418
<>	144:ef7eb2e8f9f7	419	/** @defgroup DSI_LP_HFP DSI LP HFP
<>	144:ef7eb2e8f9f7	420	* @{
<>	144:ef7eb2e8f9f7	421	*/
<>	144:ef7eb2e8f9f7	422	#define DSI_LP_HFP_DISABLE 0U
<>	144:ef7eb2e8f9f7	423	#define DSI_LP_HFP_ENABLE DSI_VMCR_LPHFPE
<>	144:ef7eb2e8f9f7	424	/**
<>	144:ef7eb2e8f9f7	425	* @}
<>	144:ef7eb2e8f9f7	426	*/
<>	144:ef7eb2e8f9f7	427
<>	144:ef7eb2e8f9f7	428	/** @defgroup DSI_LP_HBP DSI LP HBP
<>	144:ef7eb2e8f9f7	429	* @{
<>	144:ef7eb2e8f9f7	430	*/
<>	144:ef7eb2e8f9f7	431	#define DSI_LP_HBP_DISABLE 0U
<>	144:ef7eb2e8f9f7	432	#define DSI_LP_HBP_ENABLE DSI_VMCR_LPHBPE
<>	144:ef7eb2e8f9f7	433	/**
<>	144:ef7eb2e8f9f7	434	* @}
<>	144:ef7eb2e8f9f7	435	*/
<>	144:ef7eb2e8f9f7	436
<>	144:ef7eb2e8f9f7	437	/** @defgroup DSI_LP_VACT DSI LP VACT
<>	144:ef7eb2e8f9f7	438	* @{
<>	144:ef7eb2e8f9f7	439	*/
<>	144:ef7eb2e8f9f7	440	#define DSI_LP_VACT_DISABLE 0U
<>	144:ef7eb2e8f9f7	441	#define DSI_LP_VACT_ENABLE DSI_VMCR_LPVAE
<>	144:ef7eb2e8f9f7	442	/**
<>	144:ef7eb2e8f9f7	443	* @}
<>	144:ef7eb2e8f9f7	444	*/
<>	144:ef7eb2e8f9f7	445
<>	144:ef7eb2e8f9f7	446	/** @defgroup DSI_LP_VFP DSI LP VFP
<>	144:ef7eb2e8f9f7	447	* @{
<>	144:ef7eb2e8f9f7	448	*/
<>	144:ef7eb2e8f9f7	449	#define DSI_LP_VFP_DISABLE 0
<>	144:ef7eb2e8f9f7	450	#define DSI_LP_VFP_ENABLE DSI_VMCR_LPVFPE
<>	144:ef7eb2e8f9f7	451	/**
<>	144:ef7eb2e8f9f7	452	* @}
<>	144:ef7eb2e8f9f7	453	*/
<>	144:ef7eb2e8f9f7	454
<>	144:ef7eb2e8f9f7	455	/** @defgroup DSI_LP_VBP DSI LP VBP
<>	144:ef7eb2e8f9f7	456	* @{
<>	144:ef7eb2e8f9f7	457	*/
<>	144:ef7eb2e8f9f7	458	#define DSI_LP_VBP_DISABLE 0U
<>	144:ef7eb2e8f9f7	459	#define DSI_LP_VBP_ENABLE DSI_VMCR_LPVBPE
<>	144:ef7eb2e8f9f7	460	/**
<>	144:ef7eb2e8f9f7	461	* @}
<>	144:ef7eb2e8f9f7	462	*/
<>	144:ef7eb2e8f9f7	463
<>	144:ef7eb2e8f9f7	464	/** @defgroup DSI_LP_VSYNC DSI LP VSYNC
<>	144:ef7eb2e8f9f7	465	* @{
<>	144:ef7eb2e8f9f7	466	*/
<>	144:ef7eb2e8f9f7	467	#define DSI_LP_VSYNC_DISABLE 0U
<>	144:ef7eb2e8f9f7	468	#define DSI_LP_VSYNC_ENABLE DSI_VMCR_LPVSAE
<>	144:ef7eb2e8f9f7	469	/**
<>	144:ef7eb2e8f9f7	470	* @}
<>	144:ef7eb2e8f9f7	471	*/
<>	144:ef7eb2e8f9f7	472
<>	144:ef7eb2e8f9f7	473	/** @defgroup DSI_FBTA_acknowledge DSI FBTA Acknowledge
<>	144:ef7eb2e8f9f7	474	* @{
<>	144:ef7eb2e8f9f7	475	*/
<>	144:ef7eb2e8f9f7	476	#define DSI_FBTAA_DISABLE 0U
<>	144:ef7eb2e8f9f7	477	#define DSI_FBTAA_ENABLE DSI_VMCR_FBTAAE
<>	144:ef7eb2e8f9f7	478	/**
<>	144:ef7eb2e8f9f7	479	* @}
<>	144:ef7eb2e8f9f7	480	*/
<>	144:ef7eb2e8f9f7	481
<>	144:ef7eb2e8f9f7	482	/** @defgroup DSI_TearingEffectSource DSI Tearing Effect Source
<>	144:ef7eb2e8f9f7	483	* @{
<>	144:ef7eb2e8f9f7	484	*/
<>	144:ef7eb2e8f9f7	485	#define DSI_TE_DSILINK 0U
<>	144:ef7eb2e8f9f7	486	#define DSI_TE_EXTERNAL DSI_WCFGR_TESRC
<>	144:ef7eb2e8f9f7	487	/**
<>	144:ef7eb2e8f9f7	488	* @}
<>	144:ef7eb2e8f9f7	489	*/
<>	144:ef7eb2e8f9f7	490
<>	144:ef7eb2e8f9f7	491	/** @defgroup DSI_TearingEffectPolarity DSI Tearing Effect Polarity
<>	144:ef7eb2e8f9f7	492	* @{
<>	144:ef7eb2e8f9f7	493	*/
<>	144:ef7eb2e8f9f7	494	#define DSI_TE_RISING_EDGE 0U
<>	144:ef7eb2e8f9f7	495	#define DSI_TE_FALLING_EDGE DSI_WCFGR_TEPOL
<>	144:ef7eb2e8f9f7	496	/**
<>	144:ef7eb2e8f9f7	497	* @}
<>	144:ef7eb2e8f9f7	498	*/
<>	144:ef7eb2e8f9f7	499
<>	144:ef7eb2e8f9f7	500	/** @defgroup DSI_Vsync_Polarity DSI Vsync Polarity
<>	144:ef7eb2e8f9f7	501	* @{
<>	144:ef7eb2e8f9f7	502	*/
<>	144:ef7eb2e8f9f7	503	#define DSI_VSYNC_FALLING 0U
<>	144:ef7eb2e8f9f7	504	#define DSI_VSYNC_RISING DSI_WCFGR_VSPOL
<>	144:ef7eb2e8f9f7	505	/**
<>	144:ef7eb2e8f9f7	506	* @}
<>	144:ef7eb2e8f9f7	507	*/
<>	144:ef7eb2e8f9f7	508
<>	144:ef7eb2e8f9f7	509	/** @defgroup DSI_AutomaticRefresh DSI Automatic Refresh
<>	144:ef7eb2e8f9f7	510	* @{
<>	144:ef7eb2e8f9f7	511	*/
<>	144:ef7eb2e8f9f7	512	#define DSI_AR_DISABLE 0U
<>	144:ef7eb2e8f9f7	513	#define DSI_AR_ENABLE DSI_WCFGR_AR
<>	144:ef7eb2e8f9f7	514	/**
<>	144:ef7eb2e8f9f7	515	* @}
<>	144:ef7eb2e8f9f7	516	*/
<>	144:ef7eb2e8f9f7	517
<>	144:ef7eb2e8f9f7	518	/** @defgroup DSI_TE_AcknowledgeRequest DSI TE Acknowledge Request
<>	144:ef7eb2e8f9f7	519	* @{
<>	144:ef7eb2e8f9f7	520	*/
<>	144:ef7eb2e8f9f7	521	#define DSI_TE_ACKNOWLEDGE_DISABLE 0U
<>	144:ef7eb2e8f9f7	522	#define DSI_TE_ACKNOWLEDGE_ENABLE DSI_CMCR_TEARE
<>	144:ef7eb2e8f9f7	523	/**
<>	144:ef7eb2e8f9f7	524	* @}
<>	144:ef7eb2e8f9f7	525	*/
<>	144:ef7eb2e8f9f7	526
<>	144:ef7eb2e8f9f7	527	/** @defgroup DSI_AcknowledgeRequest DSI Acknowledge Request
<>	144:ef7eb2e8f9f7	528	* @{
<>	144:ef7eb2e8f9f7	529	*/
<>	144:ef7eb2e8f9f7	530	#define DSI_ACKNOWLEDGE_DISABLE 0U
<>	144:ef7eb2e8f9f7	531	#define DSI_ACKNOWLEDGE_ENABLE DSI_CMCR_ARE
<>	144:ef7eb2e8f9f7	532	/**
<>	144:ef7eb2e8f9f7	533	* @}
<>	144:ef7eb2e8f9f7	534	*/
<>	144:ef7eb2e8f9f7	535
<>	144:ef7eb2e8f9f7	536	/** @defgroup DSI_LP_LPGenShortWriteNoP DSI LP LPGen Short Write NoP
<>	144:ef7eb2e8f9f7	537	* @{
<>	144:ef7eb2e8f9f7	538	*/
<>	144:ef7eb2e8f9f7	539	#define DSI_LP_GSW0P_DISABLE 0U
<>	144:ef7eb2e8f9f7	540	#define DSI_LP_GSW0P_ENABLE DSI_CMCR_GSW0TX
<>	144:ef7eb2e8f9f7	541	/**
<>	144:ef7eb2e8f9f7	542	* @}
<>	144:ef7eb2e8f9f7	543	*/
<>	144:ef7eb2e8f9f7	544
<>	144:ef7eb2e8f9f7	545	/** @defgroup DSI_LP_LPGenShortWriteOneP DSI LP LPGen Short Write OneP
<>	144:ef7eb2e8f9f7	546	* @{
<>	144:ef7eb2e8f9f7	547	*/
<>	144:ef7eb2e8f9f7	548	#define DSI_LP_GSW1P_DISABLE 0U
<>	144:ef7eb2e8f9f7	549	#define DSI_LP_GSW1P_ENABLE DSI_CMCR_GSW1TX
<>	144:ef7eb2e8f9f7	550	/**
<>	144:ef7eb2e8f9f7	551	* @}
<>	144:ef7eb2e8f9f7	552	*/
<>	144:ef7eb2e8f9f7	553
<>	144:ef7eb2e8f9f7	554	/** @defgroup DSI_LP_LPGenShortWriteTwoP DSI LP LPGen Short Write TwoP
<>	144:ef7eb2e8f9f7	555	* @{
<>	144:ef7eb2e8f9f7	556	*/
<>	144:ef7eb2e8f9f7	557	#define DSI_LP_GSW2P_DISABLE 0U
<>	144:ef7eb2e8f9f7	558	#define DSI_LP_GSW2P_ENABLE DSI_CMCR_GSW2TX
<>	144:ef7eb2e8f9f7	559	/**
<>	144:ef7eb2e8f9f7	560	* @}
<>	144:ef7eb2e8f9f7	561	*/
<>	144:ef7eb2e8f9f7	562
<>	144:ef7eb2e8f9f7	563	/** @defgroup DSI_LP_LPGenShortReadNoP DSI LP LPGen Short Read NoP
<>	144:ef7eb2e8f9f7	564	* @{
<>	144:ef7eb2e8f9f7	565	*/
<>	144:ef7eb2e8f9f7	566	#define DSI_LP_GSR0P_DISABLE 0U
<>	144:ef7eb2e8f9f7	567	#define DSI_LP_GSR0P_ENABLE DSI_CMCR_GSR0TX
<>	144:ef7eb2e8f9f7	568	/**
<>	144:ef7eb2e8f9f7	569	* @}
<>	144:ef7eb2e8f9f7	570	*/
<>	144:ef7eb2e8f9f7	571
<>	144:ef7eb2e8f9f7	572	/** @defgroup DSI_LP_LPGenShortReadOneP DSI LP LPGen Short Read OneP
<>	144:ef7eb2e8f9f7	573	* @{
<>	144:ef7eb2e8f9f7	574	*/
<>	144:ef7eb2e8f9f7	575	#define DSI_LP_GSR1P_DISABLE 0U
<>	144:ef7eb2e8f9f7	576	#define DSI_LP_GSR1P_ENABLE DSI_CMCR_GSR1TX
<>	144:ef7eb2e8f9f7	577	/**
<>	144:ef7eb2e8f9f7	578	* @}
<>	144:ef7eb2e8f9f7	579	*/
<>	144:ef7eb2e8f9f7	580
<>	144:ef7eb2e8f9f7	581	/** @defgroup DSI_LP_LPGenShortReadTwoP DSI LP LPGen Short Read TwoP
<>	144:ef7eb2e8f9f7	582	* @{
<>	144:ef7eb2e8f9f7	583	*/
<>	144:ef7eb2e8f9f7	584	#define DSI_LP_GSR2P_DISABLE 0U
<>	144:ef7eb2e8f9f7	585	#define DSI_LP_GSR2P_ENABLE DSI_CMCR_GSR2TX
<>	144:ef7eb2e8f9f7	586	/**
<>	144:ef7eb2e8f9f7	587	* @}
<>	144:ef7eb2e8f9f7	588	*/
<>	144:ef7eb2e8f9f7	589
<>	144:ef7eb2e8f9f7	590	/** @defgroup DSI_LP_LPGenLongWrite DSI LP LPGen LongWrite
<>	144:ef7eb2e8f9f7	591	* @{
<>	144:ef7eb2e8f9f7	592	*/
<>	144:ef7eb2e8f9f7	593	#define DSI_LP_GLW_DISABLE 0U
<>	144:ef7eb2e8f9f7	594	#define DSI_LP_GLW_ENABLE DSI_CMCR_GLWTX
<>	144:ef7eb2e8f9f7	595	/**
<>	144:ef7eb2e8f9f7	596	* @}
<>	144:ef7eb2e8f9f7	597	*/
<>	144:ef7eb2e8f9f7	598
<>	144:ef7eb2e8f9f7	599	/** @defgroup DSI_LP_LPDcsShortWriteNoP DSI LP LPDcs Short Write NoP
<>	144:ef7eb2e8f9f7	600	* @{
<>	144:ef7eb2e8f9f7	601	*/
<>	144:ef7eb2e8f9f7	602	#define DSI_LP_DSW0P_DISABLE 0U
<>	144:ef7eb2e8f9f7	603	#define DSI_LP_DSW0P_ENABLE DSI_CMCR_DSW0TX
<>	144:ef7eb2e8f9f7	604	/**
<>	144:ef7eb2e8f9f7	605	* @}
<>	144:ef7eb2e8f9f7	606	*/
<>	144:ef7eb2e8f9f7	607
<>	144:ef7eb2e8f9f7	608	/** @defgroup DSI_LP_LPDcsShortWriteOneP DSI LP LPDcs Short Write OneP
<>	144:ef7eb2e8f9f7	609	* @{
<>	144:ef7eb2e8f9f7	610	*/
<>	144:ef7eb2e8f9f7	611	#define DSI_LP_DSW1P_DISABLE 0U
<>	144:ef7eb2e8f9f7	612	#define DSI_LP_DSW1P_ENABLE DSI_CMCR_DSW1TX
<>	144:ef7eb2e8f9f7	613	/**
<>	144:ef7eb2e8f9f7	614	* @}
<>	144:ef7eb2e8f9f7	615	*/
<>	144:ef7eb2e8f9f7	616
<>	144:ef7eb2e8f9f7	617	/** @defgroup DSI_LP_LPDcsShortReadNoP DSI LP LPDcs Short Read NoP
<>	144:ef7eb2e8f9f7	618	* @{
<>	144:ef7eb2e8f9f7	619	*/
<>	144:ef7eb2e8f9f7	620	#define DSI_LP_DSR0P_DISABLE 0U
<>	144:ef7eb2e8f9f7	621	#define DSI_LP_DSR0P_ENABLE DSI_CMCR_DSR0TX
<>	144:ef7eb2e8f9f7	622	/**
<>	144:ef7eb2e8f9f7	623	* @}
<>	144:ef7eb2e8f9f7	624	*/
<>	144:ef7eb2e8f9f7	625
<>	144:ef7eb2e8f9f7	626	/** @defgroup DSI_LP_LPDcsLongWrite DSI LP LPDcs Long Write
<>	144:ef7eb2e8f9f7	627	* @{
<>	144:ef7eb2e8f9f7	628	*/
<>	144:ef7eb2e8f9f7	629	#define DSI_LP_DLW_DISABLE 0U
<>	144:ef7eb2e8f9f7	630	#define DSI_LP_DLW_ENABLE DSI_CMCR_DLWTX
<>	144:ef7eb2e8f9f7	631	/**
<>	144:ef7eb2e8f9f7	632	* @}
<>	144:ef7eb2e8f9f7	633	*/
<>	144:ef7eb2e8f9f7	634
<>	144:ef7eb2e8f9f7	635	/** @defgroup DSI_LP_LPMaxReadPacket DSI LP LPMax Read Packet
<>	144:ef7eb2e8f9f7	636	* @{
<>	144:ef7eb2e8f9f7	637	*/
<>	144:ef7eb2e8f9f7	638	#define DSI_LP_MRDP_DISABLE 0U
<>	144:ef7eb2e8f9f7	639	#define DSI_LP_MRDP_ENABLE DSI_CMCR_MRDPS
<>	144:ef7eb2e8f9f7	640	/**
<>	144:ef7eb2e8f9f7	641	* @}
<>	144:ef7eb2e8f9f7	642	*/
<>	144:ef7eb2e8f9f7	643
<>	144:ef7eb2e8f9f7	644	/** @defgroup DSI_HS_PrespMode DSI HS Presp Mode
<>	144:ef7eb2e8f9f7	645	* @{
<>	144:ef7eb2e8f9f7	646	*/
<>	144:ef7eb2e8f9f7	647	#define DSI_HS_PM_DISABLE 0U
<>	144:ef7eb2e8f9f7	648	#define DSI_HS_PM_ENABLE DSI_TCCR3_PM
<>	144:ef7eb2e8f9f7	649	/**
<>	144:ef7eb2e8f9f7	650	* @}
<>	144:ef7eb2e8f9f7	651	*/
<>	144:ef7eb2e8f9f7	652
<>	144:ef7eb2e8f9f7	653
<>	144:ef7eb2e8f9f7	654	/** @defgroup DSI_Automatic_Clk_Lane_Control DSI Automatic Clk Lane Control
<>	144:ef7eb2e8f9f7	655	* @{
<>	144:ef7eb2e8f9f7	656	*/
<>	144:ef7eb2e8f9f7	657	#define DSI_AUTO_CLK_LANE_CTRL_DISABLE 0U
<>	144:ef7eb2e8f9f7	658	#define DSI_AUTO_CLK_LANE_CTRL_ENABLE DSI_CLCR_ACR
<>	144:ef7eb2e8f9f7	659	/**
<>	144:ef7eb2e8f9f7	660	* @}
<>	144:ef7eb2e8f9f7	661	*/
<>	144:ef7eb2e8f9f7	662
<>	144:ef7eb2e8f9f7	663	/** @defgroup DSI_Number_Of_Lanes DSI Number Of Lanes
<>	144:ef7eb2e8f9f7	664	* @{
<>	144:ef7eb2e8f9f7	665	*/
<>	144:ef7eb2e8f9f7	666	#define DSI_ONE_DATA_LANE 0U
<>	144:ef7eb2e8f9f7	667	#define DSI_TWO_DATA_LANES 1U
<>	144:ef7eb2e8f9f7	668	/**
<>	144:ef7eb2e8f9f7	669	* @}
<>	144:ef7eb2e8f9f7	670	*/
<>	144:ef7eb2e8f9f7	671
<>	144:ef7eb2e8f9f7	672	/** @defgroup DSI_FlowControl DSI Flow Control
<>	144:ef7eb2e8f9f7	673	* @{
<>	144:ef7eb2e8f9f7	674	*/
<>	144:ef7eb2e8f9f7	675	#define DSI_FLOW_CONTROL_CRC_RX DSI_PCR_CRCRXE
<>	144:ef7eb2e8f9f7	676	#define DSI_FLOW_CONTROL_ECC_RX DSI_PCR_ECCRXE
<>	144:ef7eb2e8f9f7	677	#define DSI_FLOW_CONTROL_BTA DSI_PCR_BTAE
<>	144:ef7eb2e8f9f7	678	#define DSI_FLOW_CONTROL_EOTP_RX DSI_PCR_ETRXE
<>	144:ef7eb2e8f9f7	679	#define DSI_FLOW_CONTROL_EOTP_TX DSI_PCR_ETTXE
<>	144:ef7eb2e8f9f7	680	#define DSI_FLOW_CONTROL_ALL (DSI_FLOW_CONTROL_CRC_RX \| DSI_FLOW_CONTROL_ECC_RX \| \
<>	144:ef7eb2e8f9f7	681	DSI_FLOW_CONTROL_BTA \| DSI_FLOW_CONTROL_EOTP_RX \| \
<>	144:ef7eb2e8f9f7	682	DSI_FLOW_CONTROL_EOTP_TX)
<>	144:ef7eb2e8f9f7	683	/**
<>	144:ef7eb2e8f9f7	684	* @}
<>	144:ef7eb2e8f9f7	685	*/
<>	144:ef7eb2e8f9f7	686
<>	144:ef7eb2e8f9f7	687	/** @defgroup DSI_Color_Coding DSI Color Coding
<>	144:ef7eb2e8f9f7	688	* @{
<>	144:ef7eb2e8f9f7	689	*/
<>	144:ef7eb2e8f9f7	690	#define DSI_RGB565 ((uint32_t)0x00000000U) /!< The values 0x00000001 and 0x00000002 can also be used for the RGB565 color mode configuration /
<>	144:ef7eb2e8f9f7	691	#define DSI_RGB666 ((uint32_t)0x00000003U) /!< The value 0x00000004 can also be used for the RGB666 color mode configuration /
<>	144:ef7eb2e8f9f7	692	#define DSI_RGB888 ((uint32_t)0x00000005U)
<>	144:ef7eb2e8f9f7	693	/**
<>	144:ef7eb2e8f9f7	694	* @}
<>	144:ef7eb2e8f9f7	695	*/
<>	144:ef7eb2e8f9f7	696
<>	144:ef7eb2e8f9f7	697	/** @defgroup DSI_LooselyPacked DSI Loosely Packed
<>	144:ef7eb2e8f9f7	698	* @{
<>	144:ef7eb2e8f9f7	699	*/
<>	144:ef7eb2e8f9f7	700	#define DSI_LOOSELY_PACKED_ENABLE DSI_LCOLCR_LPE
<>	144:ef7eb2e8f9f7	701	#define DSI_LOOSELY_PACKED_DISABLE 0U
<>	144:ef7eb2e8f9f7	702	/**
<>	144:ef7eb2e8f9f7	703	* @}
<>	144:ef7eb2e8f9f7	704	*/
<>	144:ef7eb2e8f9f7	705
<>	144:ef7eb2e8f9f7	706	/** @defgroup DSI_HSYNC_Polarity DSI HSYNC Polarity
<>	144:ef7eb2e8f9f7	707	* @{
<>	144:ef7eb2e8f9f7	708	*/
<>	144:ef7eb2e8f9f7	709	#define DSI_HSYNC_ACTIVE_HIGH 0U
<>	144:ef7eb2e8f9f7	710	#define DSI_HSYNC_ACTIVE_LOW DSI_LPCR_HSP
<>	144:ef7eb2e8f9f7	711	/**
<>	144:ef7eb2e8f9f7	712	* @}
<>	144:ef7eb2e8f9f7	713	*/
<>	144:ef7eb2e8f9f7	714
<>	144:ef7eb2e8f9f7	715	/** @defgroup DSI_VSYNC_Polarity DSI VSYNC Polarity
<>	144:ef7eb2e8f9f7	716	* @{
<>	144:ef7eb2e8f9f7	717	*/
<>	144:ef7eb2e8f9f7	718	#define DSI_VSYNC_ACTIVE_HIGH 0U
<>	144:ef7eb2e8f9f7	719	#define DSI_VSYNC_ACTIVE_LOW DSI_LPCR_VSP
<>	144:ef7eb2e8f9f7	720	/**
<>	144:ef7eb2e8f9f7	721	* @}
<>	144:ef7eb2e8f9f7	722	*/
<>	144:ef7eb2e8f9f7	723
<>	144:ef7eb2e8f9f7	724	/** @defgroup DSI_DATA_ENABLE_Polarity DSI DATA ENABLE Polarity
<>	144:ef7eb2e8f9f7	725	* @{
<>	144:ef7eb2e8f9f7	726	*/
<>	144:ef7eb2e8f9f7	727	#define DSI_DATA_ENABLE_ACTIVE_HIGH 0U
<>	144:ef7eb2e8f9f7	728	#define DSI_DATA_ENABLE_ACTIVE_LOW DSI_LPCR_DEP
<>	144:ef7eb2e8f9f7	729	/**
<>	144:ef7eb2e8f9f7	730	* @}
<>	144:ef7eb2e8f9f7	731	*/
<>	144:ef7eb2e8f9f7	732
<>	144:ef7eb2e8f9f7	733	/** @defgroup DSI_PLL_IDF DSI PLL IDF
<>	144:ef7eb2e8f9f7	734	* @{
<>	144:ef7eb2e8f9f7	735	*/
<>	144:ef7eb2e8f9f7	736	#define DSI_PLL_IN_DIV1 ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	737	#define DSI_PLL_IN_DIV2 ((uint32_t)0x00000002U)
<>	144:ef7eb2e8f9f7	738	#define DSI_PLL_IN_DIV3 ((uint32_t)0x00000003U)
<>	144:ef7eb2e8f9f7	739	#define DSI_PLL_IN_DIV4 ((uint32_t)0x00000004U)
<>	144:ef7eb2e8f9f7	740	#define DSI_PLL_IN_DIV5 ((uint32_t)0x00000005U)
<>	144:ef7eb2e8f9f7	741	#define DSI_PLL_IN_DIV6 ((uint32_t)0x00000006U)
<>	144:ef7eb2e8f9f7	742	#define DSI_PLL_IN_DIV7 ((uint32_t)0x00000007U)
<>	144:ef7eb2e8f9f7	743	/**
<>	144:ef7eb2e8f9f7	744	* @}
<>	144:ef7eb2e8f9f7	745	*/
<>	144:ef7eb2e8f9f7	746
<>	144:ef7eb2e8f9f7	747	/** @defgroup DSI_PLL_ODF DSI PLL ODF
<>	144:ef7eb2e8f9f7	748	* @{
<>	144:ef7eb2e8f9f7	749	*/
<>	144:ef7eb2e8f9f7	750	#define DSI_PLL_OUT_DIV1 ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	751	#define DSI_PLL_OUT_DIV2 ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	752	#define DSI_PLL_OUT_DIV4 ((uint32_t)0x00000002U)
<>	144:ef7eb2e8f9f7	753	#define DSI_PLL_OUT_DIV8 ((uint32_t)0x00000003U)
<>	144:ef7eb2e8f9f7	754	/**
<>	144:ef7eb2e8f9f7	755	* @}
<>	144:ef7eb2e8f9f7	756	*/
<>	144:ef7eb2e8f9f7	757
<>	144:ef7eb2e8f9f7	758	/** @defgroup DSI_Flags DSI Flags
<>	144:ef7eb2e8f9f7	759	* @{
<>	144:ef7eb2e8f9f7	760	*/
<>	144:ef7eb2e8f9f7	761	#define DSI_FLAG_TE DSI_WISR_TEIF
<>	144:ef7eb2e8f9f7	762	#define DSI_FLAG_ER DSI_WISR_ERIF
<>	144:ef7eb2e8f9f7	763	#define DSI_FLAG_BUSY DSI_WISR_BUSY
<>	144:ef7eb2e8f9f7	764	#define DSI_FLAG_PLLLS DSI_WISR_PLLLS
<>	144:ef7eb2e8f9f7	765	#define DSI_FLAG_PLLL DSI_WISR_PLLLIF
<>	144:ef7eb2e8f9f7	766	#define DSI_FLAG_PLLU DSI_WISR_PLLUIF
<>	144:ef7eb2e8f9f7	767	#define DSI_FLAG_RRS DSI_WISR_RRS
<>	144:ef7eb2e8f9f7	768	#define DSI_FLAG_RR DSI_WISR_RRIF
<>	144:ef7eb2e8f9f7	769	/**
<>	144:ef7eb2e8f9f7	770	* @}
<>	144:ef7eb2e8f9f7	771	*/
<>	144:ef7eb2e8f9f7	772
<>	144:ef7eb2e8f9f7	773	/** @defgroup DSI_Interrupts DSI Interrupts
<>	144:ef7eb2e8f9f7	774	* @{
<>	144:ef7eb2e8f9f7	775	*/
<>	144:ef7eb2e8f9f7	776	#define DSI_IT_TE DSI_WIER_TEIE
<>	144:ef7eb2e8f9f7	777	#define DSI_IT_ER DSI_WIER_ERIE
<>	144:ef7eb2e8f9f7	778	#define DSI_IT_PLLL DSI_WIER_PLLLIE
<>	144:ef7eb2e8f9f7	779	#define DSI_IT_PLLU DSI_WIER_PLLUIE
<>	144:ef7eb2e8f9f7	780	#define DSI_IT_RR DSI_WIER_RRIE
<>	144:ef7eb2e8f9f7	781	/**
<>	144:ef7eb2e8f9f7	782	* @}
<>	144:ef7eb2e8f9f7	783	*/
<>	144:ef7eb2e8f9f7	784
<>	144:ef7eb2e8f9f7	785	/** @defgroup DSI_SHORT_WRITE_PKT_Data_Type DSI SHORT WRITE PKT Data Type
<>	144:ef7eb2e8f9f7	786	* @{
<>	144:ef7eb2e8f9f7	787	*/
<>	144:ef7eb2e8f9f7	788	#define DSI_DCS_SHORT_PKT_WRITE_P0 ((uint32_t)0x00000005U) /!< DCS short write, no parameters /
<>	144:ef7eb2e8f9f7	789	#define DSI_DCS_SHORT_PKT_WRITE_P1 ((uint32_t)0x00000015U) /!< DCS short write, one parameter /
<>	144:ef7eb2e8f9f7	790	#define DSI_GEN_SHORT_PKT_WRITE_P0 ((uint32_t)0x00000003U) /!< Generic short write, no parameters /
<>	144:ef7eb2e8f9f7	791	#define DSI_GEN_SHORT_PKT_WRITE_P1 ((uint32_t)0x00000013U) /!< Generic short write, one parameter /
<>	144:ef7eb2e8f9f7	792	#define DSI_GEN_SHORT_PKT_WRITE_P2 ((uint32_t)0x00000023U) /!< Generic short write, two parameters /
<>	144:ef7eb2e8f9f7	793	/**
<>	144:ef7eb2e8f9f7	794	* @}
<>	144:ef7eb2e8f9f7	795	*/
<>	144:ef7eb2e8f9f7	796
<>	144:ef7eb2e8f9f7	797	/** @defgroup DSI_LONG_WRITE_PKT_Data_Type DSI LONG WRITE PKT Data Type
<>	144:ef7eb2e8f9f7	798	* @{
<>	144:ef7eb2e8f9f7	799	*/
<>	144:ef7eb2e8f9f7	800	#define DSI_DCS_LONG_PKT_WRITE ((uint32_t)0x00000039U) /!< DCS long write /
<>	144:ef7eb2e8f9f7	801	#define DSI_GEN_LONG_PKT_WRITE ((uint32_t)0x00000029U) /!< Generic long write /
<>	144:ef7eb2e8f9f7	802	/**
<>	144:ef7eb2e8f9f7	803	* @}
<>	144:ef7eb2e8f9f7	804	*/
<>	144:ef7eb2e8f9f7	805
<>	144:ef7eb2e8f9f7	806	/** @defgroup DSI_SHORT_READ_PKT_Data_Type DSI SHORT READ PKT Data Type
<>	144:ef7eb2e8f9f7	807	* @{
<>	144:ef7eb2e8f9f7	808	*/
<>	144:ef7eb2e8f9f7	809	#define DSI_DCS_SHORT_PKT_READ ((uint32_t)0x00000006U) /!< DCS short read /
<>	144:ef7eb2e8f9f7	810	#define DSI_GEN_SHORT_PKT_READ_P0 ((uint32_t)0x00000004U) /!< Generic short read, no parameters /
<>	144:ef7eb2e8f9f7	811	#define DSI_GEN_SHORT_PKT_READ_P1 ((uint32_t)0x00000014U) /!< Generic short read, one parameter /
<>	144:ef7eb2e8f9f7	812	#define DSI_GEN_SHORT_PKT_READ_P2 ((uint32_t)0x00000024U) /!< Generic short read, two parameters /
<>	144:ef7eb2e8f9f7	813	/**
<>	144:ef7eb2e8f9f7	814	* @}
<>	144:ef7eb2e8f9f7	815	*/
<>	144:ef7eb2e8f9f7	816
<>	144:ef7eb2e8f9f7	817	/** @defgroup DSI_Error_Data_Type DSI Error Data Type
<>	144:ef7eb2e8f9f7	818	* @{
<>	144:ef7eb2e8f9f7	819	*/
<>	144:ef7eb2e8f9f7	820	#define HAL_DSI_ERROR_NONE 0
<>	144:ef7eb2e8f9f7	821	#define HAL_DSI_ERROR_ACK ((uint32_t)0x00000001U) /!< acknowledge errors /
<>	144:ef7eb2e8f9f7	822	#define HAL_DSI_ERROR_PHY ((uint32_t)0x00000002U) /!< PHY related errors /
<>	144:ef7eb2e8f9f7	823	#define HAL_DSI_ERROR_TX ((uint32_t)0x00000004U) /!< transmission error /
<>	144:ef7eb2e8f9f7	824	#define HAL_DSI_ERROR_RX ((uint32_t)0x00000008U) /!< reception error /
<>	144:ef7eb2e8f9f7	825	#define HAL_DSI_ERROR_ECC ((uint32_t)0x00000010U) /!< ECC errors /
<>	144:ef7eb2e8f9f7	826	#define HAL_DSI_ERROR_CRC ((uint32_t)0x00000020U) /!< CRC error /
<>	144:ef7eb2e8f9f7	827	#define HAL_DSI_ERROR_PSE ((uint32_t)0x00000040U) /!< Packet Size error /
<>	144:ef7eb2e8f9f7	828	#define HAL_DSI_ERROR_EOT ((uint32_t)0x00000080U) /!< End Of Transmission error /
<>	144:ef7eb2e8f9f7	829	#define HAL_DSI_ERROR_OVF ((uint32_t)0x00000100U) /!< FIFO overflow error /
<>	144:ef7eb2e8f9f7	830	#define HAL_DSI_ERROR_GEN ((uint32_t)0x00000200U) /!< Generic FIFO related errors /
<>	144:ef7eb2e8f9f7	831	/**
<>	144:ef7eb2e8f9f7	832	* @}
<>	144:ef7eb2e8f9f7	833	*/
<>	144:ef7eb2e8f9f7	834
<>	144:ef7eb2e8f9f7	835	/** @defgroup DSI_Lane_Group DSI Lane Group
<>	144:ef7eb2e8f9f7	836	* @{
<>	144:ef7eb2e8f9f7	837	*/
<>	144:ef7eb2e8f9f7	838	#define DSI_CLOCK_LANE ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	839	#define DSI_DATA_LANES ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	840	/**
<>	144:ef7eb2e8f9f7	841	* @}
<>	144:ef7eb2e8f9f7	842	*/
<>	144:ef7eb2e8f9f7	843
<>	144:ef7eb2e8f9f7	844	/** @defgroup DSI_Communication_Delay DSI Communication Delay
<>	144:ef7eb2e8f9f7	845	* @{
<>	144:ef7eb2e8f9f7	846	*/
<>	144:ef7eb2e8f9f7	847	#define DSI_SLEW_RATE_HSTX ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	848	#define DSI_SLEW_RATE_LPTX ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	849	#define DSI_HS_DELAY ((uint32_t)0x00000002U)
<>	144:ef7eb2e8f9f7	850	/**
<>	144:ef7eb2e8f9f7	851	* @}
<>	144:ef7eb2e8f9f7	852	*/
<>	144:ef7eb2e8f9f7	853
<>	144:ef7eb2e8f9f7	854	/** @defgroup DSI_CustomLane DSI CustomLane
<>	144:ef7eb2e8f9f7	855	* @{
<>	144:ef7eb2e8f9f7	856	*/
<>	144:ef7eb2e8f9f7	857	#define DSI_SWAP_LANE_PINS ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	858	#define DSI_INVERT_HS_SIGNAL ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	859	/**
<>	144:ef7eb2e8f9f7	860	* @}
<>	144:ef7eb2e8f9f7	861	*/
<>	144:ef7eb2e8f9f7	862
<>	144:ef7eb2e8f9f7	863	/** @defgroup DSI_Lane_Select DSI Lane Select
<>	144:ef7eb2e8f9f7	864	* @{
<>	144:ef7eb2e8f9f7	865	*/
<>	144:ef7eb2e8f9f7	866	#define DSI_CLOCK_LANE ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	867	#define DSI_DATA_LANE0 ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	868	#define DSI_DATA_LANE1 ((uint32_t)0x00000002U)
<>	144:ef7eb2e8f9f7	869	/**
<>	144:ef7eb2e8f9f7	870	* @}
<>	144:ef7eb2e8f9f7	871	*/
<>	144:ef7eb2e8f9f7	872
<>	144:ef7eb2e8f9f7	873	/** @defgroup DSI_PHY_Timing DSI PHY Timing
<>	144:ef7eb2e8f9f7	874	* @{
<>	144:ef7eb2e8f9f7	875	*/
<>	144:ef7eb2e8f9f7	876	#define DSI_TCLK_POST ((uint32_t)0x00000000U)
<>	144:ef7eb2e8f9f7	877	#define DSI_TLPX_CLK ((uint32_t)0x00000001U)
<>	144:ef7eb2e8f9f7	878	#define DSI_THS_EXIT ((uint32_t)0x00000002U)
<>	144:ef7eb2e8f9f7	879	#define DSI_TLPX_DATA ((uint32_t)0x00000003U)
<>	144:ef7eb2e8f9f7	880	#define DSI_THS_ZERO ((uint32_t)0x00000004U)
<>	144:ef7eb2e8f9f7	881	#define DSI_THS_TRAIL ((uint32_t)0x00000005U)
<>	144:ef7eb2e8f9f7	882	#define DSI_THS_PREPARE ((uint32_t)0x00000006U)
<>	144:ef7eb2e8f9f7	883	#define DSI_TCLK_ZERO ((uint32_t)0x00000007U)
<>	144:ef7eb2e8f9f7	884	#define DSI_TCLK_PREPARE ((uint32_t)0x00000008U)
<>	144:ef7eb2e8f9f7	885	/**
<>	144:ef7eb2e8f9f7	886	* @}
<>	144:ef7eb2e8f9f7	887	*/
<>	144:ef7eb2e8f9f7	888
<>	144:ef7eb2e8f9f7	889	/* Exported macros -----------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	890	/**
<>	144:ef7eb2e8f9f7	891	* @brief Enables the DSI host.
<>	144:ef7eb2e8f9f7	892	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	893	* @retval None.
<>	144:ef7eb2e8f9f7	894	*/
<>	144:ef7eb2e8f9f7	895	#define __HAL_DSI_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR \|= DSI_CR_EN)
<>	144:ef7eb2e8f9f7	896
<>	144:ef7eb2e8f9f7	897	/**
<>	144:ef7eb2e8f9f7	898	* @brief Disables the DSI host.
<>	144:ef7eb2e8f9f7	899	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	900	* @retval None.
<>	144:ef7eb2e8f9f7	901	*/
<>	144:ef7eb2e8f9f7	902	#define __HAL_DSI_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CR &= ~DSI_CR_EN)
<>	144:ef7eb2e8f9f7	903
<>	144:ef7eb2e8f9f7	904	/**
<>	144:ef7eb2e8f9f7	905	* @brief Enables the DSI wrapper.
<>	144:ef7eb2e8f9f7	906	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	907	* @retval None.
<>	144:ef7eb2e8f9f7	908	*/
<>	144:ef7eb2e8f9f7	909	#define __HAL_DSI_WRAPPER_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->WCR \|= DSI_WCR_DSIEN)
<>	144:ef7eb2e8f9f7	910
<>	144:ef7eb2e8f9f7	911	/**
<>	144:ef7eb2e8f9f7	912	* @brief Disable the DSI wrapper.
<>	144:ef7eb2e8f9f7	913	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	914	* @retval None.
<>	144:ef7eb2e8f9f7	915	*/
<>	144:ef7eb2e8f9f7	916	#define __HAL_DSI_WRAPPER_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->WCR &= ~DSI_WCR_DSIEN)
<>	144:ef7eb2e8f9f7	917
<>	144:ef7eb2e8f9f7	918	/**
<>	144:ef7eb2e8f9f7	919	* @brief Enables the DSI PLL.
<>	144:ef7eb2e8f9f7	920	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	921	* @retval None.
<>	144:ef7eb2e8f9f7	922	*/
<>	144:ef7eb2e8f9f7	923	#define __HAL_DSI_PLL_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->WRPCR \|= DSI_WRPCR_PLLEN)
<>	144:ef7eb2e8f9f7	924
<>	144:ef7eb2e8f9f7	925	/**
<>	144:ef7eb2e8f9f7	926	* @brief Disables the DSI PLL.
<>	144:ef7eb2e8f9f7	927	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	928	* @retval None.
<>	144:ef7eb2e8f9f7	929	*/
<>	144:ef7eb2e8f9f7	930	#define __HAL_DSI_PLL_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->WRPCR &= ~DSI_WRPCR_PLLEN)
<>	144:ef7eb2e8f9f7	931
<>	144:ef7eb2e8f9f7	932	/**
<>	144:ef7eb2e8f9f7	933	* @brief Enables the DSI regulator.
<>	144:ef7eb2e8f9f7	934	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	935	* @retval None.
<>	144:ef7eb2e8f9f7	936	*/
<>	144:ef7eb2e8f9f7	937	#define __HAL_DSI_REG_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->WRPCR \|= DSI_WRPCR_REGEN)
<>	144:ef7eb2e8f9f7	938
<>	144:ef7eb2e8f9f7	939	/**
<>	144:ef7eb2e8f9f7	940	* @brief Disables the DSI regulator.
<>	144:ef7eb2e8f9f7	941	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	942	* @retval None.
<>	144:ef7eb2e8f9f7	943	*/
<>	144:ef7eb2e8f9f7	944	#define __HAL_DSI_REG_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->WRPCR &= ~DSI_WRPCR_REGEN)
<>	144:ef7eb2e8f9f7	945
<>	144:ef7eb2e8f9f7	946	/**
<>	144:ef7eb2e8f9f7	947	* @brief Get the DSI pending flags.
<>	144:ef7eb2e8f9f7	948	* @param __HANDLE__: DSI handle.
<>	144:ef7eb2e8f9f7	949	* @param __FLAG__: Get the specified flag.
<>	144:ef7eb2e8f9f7	950	* This parameter can be any combination of the following values:
<>	144:ef7eb2e8f9f7	951	* @arg DSI_FLAG_TE : Tearing Effect Interrupt Flag
<>	144:ef7eb2e8f9f7	952	* @arg DSI_FLAG_ER : End of Refresh Interrupt Flag
<>	144:ef7eb2e8f9f7	953	* @arg DSI_FLAG_BUSY : Busy Flag
<>	144:ef7eb2e8f9f7	954	* @arg DSI_FLAG_PLLLS: PLL Lock Status
<>	144:ef7eb2e8f9f7	955	* @arg DSI_FLAG_PLLL : PLL Lock Interrupt Flag
<>	144:ef7eb2e8f9f7	956	* @arg DSI_FLAG_PLLU : PLL Unlock Interrupt Flag
<>	144:ef7eb2e8f9f7	957	* @arg DSI_FLAG_RRS : Regulator Ready Flag
<>	144:ef7eb2e8f9f7	958	* @arg DSI_FLAG_RR : Regulator Ready Interrupt Flag
<>	144:ef7eb2e8f9f7	959	* @retval The state of FLAG (SET or RESET).
<>	144:ef7eb2e8f9f7	960	*/
<>	144:ef7eb2e8f9f7	961	#define __HAL_DSI_GET_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->WISR & (__FLAG__))
<>	144:ef7eb2e8f9f7	962
<>	144:ef7eb2e8f9f7	963	/**
<>	144:ef7eb2e8f9f7	964	* @brief Clears the DSI pending flags.
<>	144:ef7eb2e8f9f7	965	* @param __HANDLE__: DSI handle.
<>	144:ef7eb2e8f9f7	966	* @param __FLAG__: specifies the flag to clear.
<>	144:ef7eb2e8f9f7	967	* This parameter can be any combination of the following values:
<>	144:ef7eb2e8f9f7	968	* @arg DSI_FLAG_TE : Tearing Effect Interrupt Flag
<>	144:ef7eb2e8f9f7	969	* @arg DSI_FLAG_ER : End of Refresh Interrupt Flag
<>	144:ef7eb2e8f9f7	970	* @arg DSI_FLAG_PLLL : PLL Lock Interrupt Flag
<>	144:ef7eb2e8f9f7	971	* @arg DSI_FLAG_PLLU : PLL Unlock Interrupt Flag
<>	144:ef7eb2e8f9f7	972	* @arg DSI_FLAG_RR : Regulator Ready Interrupt Flag
<>	144:ef7eb2e8f9f7	973	* @retval None
<>	144:ef7eb2e8f9f7	974	*/
<>	144:ef7eb2e8f9f7	975	#define __HAL_DSI_CLEAR_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->WIFCR = (__FLAG__))
<>	144:ef7eb2e8f9f7	976
<>	144:ef7eb2e8f9f7	977	/**
<>	144:ef7eb2e8f9f7	978	* @brief Enables the specified DSI interrupts.
<>	144:ef7eb2e8f9f7	979	* @param __HANDLE__: DSI handle.
<>	144:ef7eb2e8f9f7	980	* @param __INTERRUPT__: specifies the DSI interrupt sources to be enabled.
<>	144:ef7eb2e8f9f7	981	* This parameter can be any combination of the following values:
<>	144:ef7eb2e8f9f7	982	* @arg DSI_IT_TE : Tearing Effect Interrupt
<>	144:ef7eb2e8f9f7	983	* @arg DSI_IT_ER : End of Refresh Interrupt
<>	144:ef7eb2e8f9f7	984	* @arg DSI_IT_PLLL: PLL Lock Interrupt
<>	144:ef7eb2e8f9f7	985	* @arg DSI_IT_PLLU: PLL Unlock Interrupt
<>	144:ef7eb2e8f9f7	986	* @arg DSI_IT_RR : Regulator Ready Interrupt
<>	144:ef7eb2e8f9f7	987	* @retval None
<>	144:ef7eb2e8f9f7	988	*/
<>	144:ef7eb2e8f9f7	989	#define __HAL_DSI_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->WIER \|= (__INTERRUPT__))
<>	144:ef7eb2e8f9f7	990
<>	144:ef7eb2e8f9f7	991	/**
<>	144:ef7eb2e8f9f7	992	* @brief Disables the specified DSI interrupts.
<>	144:ef7eb2e8f9f7	993	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	994	* @param __INTERRUPT__: specifies the DSI interrupt sources to be disabled.
<>	144:ef7eb2e8f9f7	995	* This parameter can be any combination of the following values:
<>	144:ef7eb2e8f9f7	996	* @arg DSI_IT_TE : Tearing Effect Interrupt
<>	144:ef7eb2e8f9f7	997	* @arg DSI_IT_ER : End of Refresh Interrupt
<>	144:ef7eb2e8f9f7	998	* @arg DSI_IT_PLLL: PLL Lock Interrupt
<>	144:ef7eb2e8f9f7	999	* @arg DSI_IT_PLLU: PLL Unlock Interrupt
<>	144:ef7eb2e8f9f7	1000	* @arg DSI_IT_RR : Regulator Ready Interrupt
<>	144:ef7eb2e8f9f7	1001	* @retval None
<>	144:ef7eb2e8f9f7	1002	*/
<>	144:ef7eb2e8f9f7	1003	#define __HAL_DSI_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->WIER &= ~(__INTERRUPT__))
<>	144:ef7eb2e8f9f7	1004
<>	144:ef7eb2e8f9f7	1005	/**
<>	144:ef7eb2e8f9f7	1006	* @brief Checks whether the specified DSI interrupt has occurred or not.
<>	144:ef7eb2e8f9f7	1007	* @param __HANDLE__: DSI handle
<>	144:ef7eb2e8f9f7	1008	* @param __INTERRUPT__: specifies the DSI interrupt source to check.
<>	144:ef7eb2e8f9f7	1009	* This parameter can be one of the following values:
<>	144:ef7eb2e8f9f7	1010	* @arg DSI_IT_TE : Tearing Effect Interrupt
<>	144:ef7eb2e8f9f7	1011	* @arg DSI_IT_ER : End of Refresh Interrupt
<>	144:ef7eb2e8f9f7	1012	* @arg DSI_IT_PLLL: PLL Lock Interrupt
<>	144:ef7eb2e8f9f7	1013	* @arg DSI_IT_PLLU: PLL Unlock Interrupt
<>	144:ef7eb2e8f9f7	1014	* @arg DSI_IT_RR : Regulator Ready Interrupt
<>	144:ef7eb2e8f9f7	1015	* @retval The state of INTERRUPT (SET or RESET).
<>	144:ef7eb2e8f9f7	1016	*/
<>	144:ef7eb2e8f9f7	1017	#define __HAL_DSI_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->WISR & (__INTERRUPT__))
<>	144:ef7eb2e8f9f7	1018
<>	144:ef7eb2e8f9f7	1019	/* Exported functions --------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1020	/** @defgroup DSI_Exported_Functions DSI Exported Functions
<>	144:ef7eb2e8f9f7	1021	* @{
<>	144:ef7eb2e8f9f7	1022	*/
<>	144:ef7eb2e8f9f7	1023	HAL_StatusTypeDef HAL_DSI_Init(DSI_HandleTypeDef hdsi, DSI_PLLInitTypeDef PLLInit);
<>	144:ef7eb2e8f9f7	1024	HAL_StatusTypeDef HAL_DSI_DeInit(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1025	void HAL_DSI_MspInit(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1026	void HAL_DSI_MspDeInit(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1027
<>	144:ef7eb2e8f9f7	1028	void HAL_DSI_IRQHandler(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1029	void HAL_DSI_TearingEffectCallback(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1030	void HAL_DSI_EndOfRefreshCallback(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1031	void HAL_DSI_ErrorCallback(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1032
<>	144:ef7eb2e8f9f7	1033	HAL_StatusTypeDef HAL_DSI_SetGenericVCID(DSI_HandleTypeDef *hdsi, uint32_t VirtualChannelID);
<>	144:ef7eb2e8f9f7	1034	HAL_StatusTypeDef HAL_DSI_ConfigVideoMode(DSI_HandleTypeDef hdsi, DSI_VidCfgTypeDef VidCfg);
<>	144:ef7eb2e8f9f7	1035	HAL_StatusTypeDef HAL_DSI_ConfigAdaptedCommandMode(DSI_HandleTypeDef hdsi, DSI_CmdCfgTypeDef CmdCfg);
<>	144:ef7eb2e8f9f7	1036	HAL_StatusTypeDef HAL_DSI_ConfigCommand(DSI_HandleTypeDef hdsi, DSI_LPCmdTypeDef LPCmd);
<>	144:ef7eb2e8f9f7	1037	HAL_StatusTypeDef HAL_DSI_ConfigFlowControl(DSI_HandleTypeDef *hdsi, uint32_t FlowControl);
<>	144:ef7eb2e8f9f7	1038	HAL_StatusTypeDef HAL_DSI_ConfigPhyTimer(DSI_HandleTypeDef hdsi, DSI_PHY_TimerTypeDef PhyTimers);
<>	144:ef7eb2e8f9f7	1039	HAL_StatusTypeDef HAL_DSI_ConfigHostTimeouts(DSI_HandleTypeDef hdsi, DSI_HOST_TimeoutTypeDef HostTimeouts);
<>	144:ef7eb2e8f9f7	1040	HAL_StatusTypeDef HAL_DSI_Start(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1041	HAL_StatusTypeDef HAL_DSI_Stop(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1042	HAL_StatusTypeDef HAL_DSI_Refresh(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1043	HAL_StatusTypeDef HAL_DSI_ColorMode(DSI_HandleTypeDef *hdsi, uint32_t ColorMode);
<>	144:ef7eb2e8f9f7	1044	HAL_StatusTypeDef HAL_DSI_Shutdown(DSI_HandleTypeDef *hdsi, uint32_t Shutdown);
<>	144:ef7eb2e8f9f7	1045	HAL_StatusTypeDef HAL_DSI_ShortWrite(DSI_HandleTypeDef *hdsi,
<>	144:ef7eb2e8f9f7	1046	uint32_t ChannelID,
<>	144:ef7eb2e8f9f7	1047	uint32_t Mode,
<>	144:ef7eb2e8f9f7	1048	uint32_t Param1,
<>	144:ef7eb2e8f9f7	1049	uint32_t Param2);
<>	144:ef7eb2e8f9f7	1050	HAL_StatusTypeDef HAL_DSI_LongWrite(DSI_HandleTypeDef *hdsi,
<>	144:ef7eb2e8f9f7	1051	uint32_t ChannelID,
<>	144:ef7eb2e8f9f7	1052	uint32_t Mode,
<>	144:ef7eb2e8f9f7	1053	uint32_t NbParams,
<>	144:ef7eb2e8f9f7	1054	uint32_t Param1,
<>	144:ef7eb2e8f9f7	1055	uint8_t* ParametersTable);
<>	144:ef7eb2e8f9f7	1056	HAL_StatusTypeDef HAL_DSI_Read(DSI_HandleTypeDef *hdsi,
<>	144:ef7eb2e8f9f7	1057	uint32_t ChannelNbr,
<>	144:ef7eb2e8f9f7	1058	uint8_t* Array,
<>	144:ef7eb2e8f9f7	1059	uint32_t Size,
<>	144:ef7eb2e8f9f7	1060	uint32_t Mode,
<>	144:ef7eb2e8f9f7	1061	uint32_t DCSCmd,
<>	144:ef7eb2e8f9f7	1062	uint8_t* ParametersTable);
<>	144:ef7eb2e8f9f7	1063	HAL_StatusTypeDef HAL_DSI_EnterULPMData(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1064	HAL_StatusTypeDef HAL_DSI_ExitULPMData(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1065	HAL_StatusTypeDef HAL_DSI_EnterULPM(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1066	HAL_StatusTypeDef HAL_DSI_ExitULPM(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1067
<>	144:ef7eb2e8f9f7	1068	HAL_StatusTypeDef HAL_DSI_PatternGeneratorStart(DSI_HandleTypeDef *hdsi, uint32_t Mode, uint32_t Orientation);
<>	144:ef7eb2e8f9f7	1069	HAL_StatusTypeDef HAL_DSI_PatternGeneratorStop(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1070
<>	144:ef7eb2e8f9f7	1071	HAL_StatusTypeDef HAL_DSI_SetSlewRateAndDelayTuning(DSI_HandleTypeDef *hdsi, uint32_t CommDelay, uint32_t Lane, uint32_t Value);
<>	144:ef7eb2e8f9f7	1072	HAL_StatusTypeDef HAL_DSI_SetLowPowerRXFilter(DSI_HandleTypeDef *hdsi, uint32_t Frequency);
<>	144:ef7eb2e8f9f7	1073	HAL_StatusTypeDef HAL_DSI_SetSDD(DSI_HandleTypeDef *hdsi, FunctionalState State);
<>	144:ef7eb2e8f9f7	1074	HAL_StatusTypeDef HAL_DSI_SetLanePinsConfiguration(DSI_HandleTypeDef *hdsi, uint32_t CustomLane, uint32_t Lane, FunctionalState State);
<>	144:ef7eb2e8f9f7	1075	HAL_StatusTypeDef HAL_DSI_SetPHYTimings(DSI_HandleTypeDef *hdsi, uint32_t Timing, FunctionalState State, uint32_t Value);
<>	144:ef7eb2e8f9f7	1076	HAL_StatusTypeDef HAL_DSI_ForceTXStopMode(DSI_HandleTypeDef *hdsi, uint32_t Lane, FunctionalState State);
<>	144:ef7eb2e8f9f7	1077	HAL_StatusTypeDef HAL_DSI_ForceRXLowPower(DSI_HandleTypeDef *hdsi, FunctionalState State);
<>	144:ef7eb2e8f9f7	1078	HAL_StatusTypeDef HAL_DSI_ForceDataLanesInRX(DSI_HandleTypeDef *hdsi, FunctionalState State);
<>	144:ef7eb2e8f9f7	1079	HAL_StatusTypeDef HAL_DSI_SetPullDown(DSI_HandleTypeDef *hdsi, FunctionalState State);
<>	144:ef7eb2e8f9f7	1080	HAL_StatusTypeDef HAL_DSI_SetContentionDetectionOff(DSI_HandleTypeDef *hdsi, FunctionalState State);
<>	144:ef7eb2e8f9f7	1081
<>	144:ef7eb2e8f9f7	1082	uint32_t HAL_DSI_GetError(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1083	HAL_StatusTypeDef HAL_DSI_ConfigErrorMonitor(DSI_HandleTypeDef *hdsi, uint32_t ActiveErrors);
<>	144:ef7eb2e8f9f7	1084	HAL_DSI_StateTypeDef HAL_DSI_GetState(DSI_HandleTypeDef *hdsi);
<>	144:ef7eb2e8f9f7	1085	/**
<>	144:ef7eb2e8f9f7	1086	* @}
<>	144:ef7eb2e8f9f7	1087	*/
<>	144:ef7eb2e8f9f7	1088
<>	144:ef7eb2e8f9f7	1089	/* Private types -------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1090	/** @defgroup DSI_Private_Types DSI Private Types
<>	144:ef7eb2e8f9f7	1091	* @{
<>	144:ef7eb2e8f9f7	1092	*/
<>	144:ef7eb2e8f9f7	1093
<>	144:ef7eb2e8f9f7	1094	/**
<>	144:ef7eb2e8f9f7	1095	* @}
<>	144:ef7eb2e8f9f7	1096	*/
<>	144:ef7eb2e8f9f7	1097
<>	144:ef7eb2e8f9f7	1098	/* Private defines -----------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1099	/** @defgroup DSI_Private_Defines DSI Private Defines
<>	144:ef7eb2e8f9f7	1100	* @{
<>	144:ef7eb2e8f9f7	1101	*/
<>	144:ef7eb2e8f9f7	1102
<>	144:ef7eb2e8f9f7	1103	/**
<>	144:ef7eb2e8f9f7	1104	* @}
<>	144:ef7eb2e8f9f7	1105	*/
<>	144:ef7eb2e8f9f7	1106
<>	144:ef7eb2e8f9f7	1107	/* Private variables ---------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1108	/** @defgroup DSI_Private_Variables DSI Private Variables
<>	144:ef7eb2e8f9f7	1109	* @{
<>	144:ef7eb2e8f9f7	1110	*/
<>	144:ef7eb2e8f9f7	1111
<>	144:ef7eb2e8f9f7	1112	/**
<>	144:ef7eb2e8f9f7	1113	* @}
<>	144:ef7eb2e8f9f7	1114	*/
<>	144:ef7eb2e8f9f7	1115
<>	144:ef7eb2e8f9f7	1116	/* Private constants ---------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1117	/** @defgroup DSI_Private_Constants DSI Private Constants
<>	144:ef7eb2e8f9f7	1118	* @{
<>	144:ef7eb2e8f9f7	1119	*/
<>	144:ef7eb2e8f9f7	1120	#define DSI_MAX_RETURN_PKT_SIZE ((uint32_t)0x00000037) /!< Maximum return packet configuration /
<>	144:ef7eb2e8f9f7	1121	/**
<>	144:ef7eb2e8f9f7	1122	* @}
<>	144:ef7eb2e8f9f7	1123	*/
<>	144:ef7eb2e8f9f7	1124
<>	144:ef7eb2e8f9f7	1125	/* Private macros ------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1126	/** @defgroup DSI_Private_Macros DSI Private Macros
<>	144:ef7eb2e8f9f7	1127	* @{
<>	144:ef7eb2e8f9f7	1128	*/
<>	144:ef7eb2e8f9f7	1129	#define IS_DSI_PLL_NDIV(NDIV) ((10U <= (NDIV)) && ((NDIV) <= 125U))
<>	144:ef7eb2e8f9f7	1130	#define IS_DSI_PLL_IDF(IDF) (((IDF) == DSI_PLL_IN_DIV1) \|\| \
<>	144:ef7eb2e8f9f7	1131	((IDF) == DSI_PLL_IN_DIV2) \|\| \
<>	144:ef7eb2e8f9f7	1132	((IDF) == DSI_PLL_IN_DIV3) \|\| \
<>	144:ef7eb2e8f9f7	1133	((IDF) == DSI_PLL_IN_DIV4) \|\| \
<>	144:ef7eb2e8f9f7	1134	((IDF) == DSI_PLL_IN_DIV5) \|\| \
<>	144:ef7eb2e8f9f7	1135	((IDF) == DSI_PLL_IN_DIV6) \|\| \
<>	144:ef7eb2e8f9f7	1136	((IDF) == DSI_PLL_IN_DIV7))
<>	144:ef7eb2e8f9f7	1137	#define IS_DSI_PLL_ODF(ODF) (((ODF) == DSI_PLL_OUT_DIV1) \|\| \
<>	144:ef7eb2e8f9f7	1138	((ODF) == DSI_PLL_OUT_DIV2) \|\| \
<>	144:ef7eb2e8f9f7	1139	((ODF) == DSI_PLL_OUT_DIV4) \|\| \
<>	144:ef7eb2e8f9f7	1140	((ODF) == DSI_PLL_OUT_DIV8))
<>	144:ef7eb2e8f9f7	1141	#define IS_DSI_AUTO_CLKLANE_CONTROL(AutoClkLane) (((AutoClkLane) == DSI_AUTO_CLK_LANE_CTRL_DISABLE) \|\| ((AutoClkLane) == DSI_AUTO_CLK_LANE_CTRL_ENABLE))
<>	144:ef7eb2e8f9f7	1142	#define IS_DSI_NUMBER_OF_LANES(NumberOfLanes) (((NumberOfLanes) == DSI_ONE_DATA_LANE) \|\| ((NumberOfLanes) == DSI_TWO_DATA_LANES))
<>	144:ef7eb2e8f9f7	1143	#define IS_DSI_FLOW_CONTROL(FlowControl) (((FlowControl) \| DSI_FLOW_CONTROL_ALL) == DSI_FLOW_CONTROL_ALL)
<>	144:ef7eb2e8f9f7	1144	#define IS_DSI_COLOR_CODING(ColorCoding) ((ColorCoding) <= 5)
<>	144:ef7eb2e8f9f7	1145	#define IS_DSI_LOOSELY_PACKED(LooselyPacked) (((LooselyPacked) == DSI_LOOSELY_PACKED_ENABLE) \|\| ((LooselyPacked) == DSI_LOOSELY_PACKED_DISABLE))
<>	144:ef7eb2e8f9f7	1146	#define IS_DSI_DE_POLARITY(DataEnable) (((DataEnable) == DSI_DATA_ENABLE_ACTIVE_HIGH) \|\| ((DataEnable) == DSI_DATA_ENABLE_ACTIVE_LOW))
<>	144:ef7eb2e8f9f7	1147	#define IS_DSI_VSYNC_POLARITY(VSYNC) (((VSYNC) == DSI_VSYNC_ACTIVE_HIGH) \|\| ((VSYNC) == DSI_VSYNC_ACTIVE_LOW))
<>	144:ef7eb2e8f9f7	1148	#define IS_DSI_HSYNC_POLARITY(HSYNC) (((HSYNC) == DSI_HSYNC_ACTIVE_HIGH) \|\| ((HSYNC) == DSI_HSYNC_ACTIVE_LOW))
<>	144:ef7eb2e8f9f7	1149	#define IS_DSI_VIDEO_MODE_TYPE(VideoModeType) (((VideoModeType) == DSI_VID_MODE_NB_PULSES) \|\| \
<>	144:ef7eb2e8f9f7	1150	((VideoModeType) == DSI_VID_MODE_NB_EVENTS) \|\| \
<>	144:ef7eb2e8f9f7	1151	((VideoModeType) == DSI_VID_MODE_BURST))
<>	144:ef7eb2e8f9f7	1152	#define IS_DSI_COLOR_MODE(ColorMode) (((ColorMode) == DSI_COLOR_MODE_FULL) \|\| ((ColorMode) == DSI_COLOR_MODE_EIGHT))
<>	144:ef7eb2e8f9f7	1153	#define IS_DSI_SHUT_DOWN(ShutDown) (((ShutDown) == DSI_DISPLAY_ON) \|\| ((ShutDown) == DSI_DISPLAY_OFF))
<>	144:ef7eb2e8f9f7	1154	#define IS_DSI_LP_COMMAND(LPCommand) (((LPCommand) == DSI_LP_COMMAND_DISABLE) \|\| ((LPCommand) == DSI_LP_COMMAND_ENABLE))
<>	144:ef7eb2e8f9f7	1155	#define IS_DSI_LP_HFP(LPHFP) (((LPHFP) == DSI_LP_HFP_DISABLE) \|\| ((LPHFP) == DSI_LP_HFP_ENABLE))
<>	144:ef7eb2e8f9f7	1156	#define IS_DSI_LP_HBP(LPHBP) (((LPHBP) == DSI_LP_HBP_DISABLE) \|\| ((LPHBP) == DSI_LP_HBP_ENABLE))
<>	144:ef7eb2e8f9f7	1157	#define IS_DSI_LP_VACTIVE(LPVActive) (((LPVActive) == DSI_LP_VACT_DISABLE) \|\| ((LPVActive) == DSI_LP_VACT_ENABLE))
<>	144:ef7eb2e8f9f7	1158	#define IS_DSI_LP_VFP(LPVFP) (((LPVFP) == DSI_LP_VFP_DISABLE) \|\| ((LPVFP) == DSI_LP_VFP_ENABLE))
<>	144:ef7eb2e8f9f7	1159	#define IS_DSI_LP_VBP(LPVBP) (((LPVBP) == DSI_LP_VBP_DISABLE) \|\| ((LPVBP) == DSI_LP_VBP_ENABLE))
<>	144:ef7eb2e8f9f7	1160	#define IS_DSI_LP_VSYNC(LPVSYNC) (((LPVSYNC) == DSI_LP_VSYNC_DISABLE) \|\| ((LPVSYNC) == DSI_LP_VSYNC_ENABLE))
<>	144:ef7eb2e8f9f7	1161	#define IS_DSI_FBTAA(FrameBTAAcknowledge) (((FrameBTAAcknowledge) == DSI_FBTAA_DISABLE) \|\| ((FrameBTAAcknowledge) == DSI_FBTAA_ENABLE))
<>	144:ef7eb2e8f9f7	1162	#define IS_DSI_TE_SOURCE(TESource) (((TESource) == DSI_TE_DSILINK) \|\| ((TESource) == DSI_TE_EXTERNAL))
<>	144:ef7eb2e8f9f7	1163	#define IS_DSI_TE_POLARITY(TEPolarity) (((TEPolarity) == DSI_TE_RISING_EDGE) \|\| ((TEPolarity) == DSI_TE_FALLING_EDGE))
<>	144:ef7eb2e8f9f7	1164	#define IS_DSI_AUTOMATIC_REFRESH(AutomaticRefresh) (((AutomaticRefresh) == DSI_AR_DISABLE) \|\| ((AutomaticRefresh) == DSI_AR_ENABLE))
<>	144:ef7eb2e8f9f7	1165	#define IS_DSI_VS_POLARITY(VSPolarity) (((VSPolarity) == DSI_VSYNC_FALLING) \|\| ((VSPolarity) == DSI_VSYNC_RISING))
<>	144:ef7eb2e8f9f7	1166	#define IS_DSI_TE_ACK_REQUEST(TEAcknowledgeRequest) (((TEAcknowledgeRequest) == DSI_TE_ACKNOWLEDGE_DISABLE) \|\| ((TEAcknowledgeRequest) == DSI_TE_ACKNOWLEDGE_ENABLE))
<>	144:ef7eb2e8f9f7	1167	#define IS_DSI_ACK_REQUEST(AcknowledgeRequest) (((AcknowledgeRequest) == DSI_ACKNOWLEDGE_DISABLE) \|\| ((AcknowledgeRequest) == DSI_ACKNOWLEDGE_ENABLE))
<>	144:ef7eb2e8f9f7	1168	#define IS_DSI_LP_GSW0P(LP_GSW0P) (((LP_GSW0P) == DSI_LP_GSW0P_DISABLE) \|\| ((LP_GSW0P) == DSI_LP_GSW0P_ENABLE))
<>	144:ef7eb2e8f9f7	1169	#define IS_DSI_LP_GSW1P(LP_GSW1P) (((LP_GSW1P) == DSI_LP_GSW1P_DISABLE) \|\| ((LP_GSW1P) == DSI_LP_GSW1P_ENABLE))
<>	144:ef7eb2e8f9f7	1170	#define IS_DSI_LP_GSW2P(LP_GSW2P) (((LP_GSW2P) == DSI_LP_GSW2P_DISABLE) \|\| ((LP_GSW2P) == DSI_LP_GSW2P_ENABLE))
<>	144:ef7eb2e8f9f7	1171	#define IS_DSI_LP_GSR0P(LP_GSR0P) (((LP_GSR0P) == DSI_LP_GSR0P_DISABLE) \|\| ((LP_GSR0P) == DSI_LP_GSR0P_ENABLE))
<>	144:ef7eb2e8f9f7	1172	#define IS_DSI_LP_GSR1P(LP_GSR1P) (((LP_GSR1P) == DSI_LP_GSR1P_DISABLE) \|\| ((LP_GSR1P) == DSI_LP_GSR1P_ENABLE))
<>	144:ef7eb2e8f9f7	1173	#define IS_DSI_LP_GSR2P(LP_GSR2P) (((LP_GSR2P) == DSI_LP_GSR2P_DISABLE) \|\| ((LP_GSR2P) == DSI_LP_GSR2P_ENABLE))
<>	144:ef7eb2e8f9f7	1174	#define IS_DSI_LP_GLW(LP_GLW) (((LP_GLW) == DSI_LP_GLW_DISABLE) \|\| ((LP_GLW) == DSI_LP_GLW_ENABLE))
<>	144:ef7eb2e8f9f7	1175	#define IS_DSI_LP_DSW0P(LP_DSW0P) (((LP_DSW0P) == DSI_LP_DSW0P_DISABLE) \|\| ((LP_DSW0P) == DSI_LP_DSW0P_ENABLE))
<>	144:ef7eb2e8f9f7	1176	#define IS_DSI_LP_DSW1P(LP_DSW1P) (((LP_DSW1P) == DSI_LP_DSW1P_DISABLE) \|\| ((LP_DSW1P) == DSI_LP_DSW1P_ENABLE))
<>	144:ef7eb2e8f9f7	1177	#define IS_DSI_LP_DSR0P(LP_DSR0P) (((LP_DSR0P) == DSI_LP_DSR0P_DISABLE) \|\| ((LP_DSR0P) == DSI_LP_DSR0P_ENABLE))
<>	144:ef7eb2e8f9f7	1178	#define IS_DSI_LP_DLW(LP_DLW) (((LP_DLW) == DSI_LP_DLW_DISABLE) \|\| ((LP_DLW) == DSI_LP_DLW_ENABLE))
<>	144:ef7eb2e8f9f7	1179	#define IS_DSI_LP_MRDP(LP_MRDP) (((LP_MRDP) == DSI_LP_MRDP_DISABLE) \|\| ((LP_MRDP) == DSI_LP_MRDP_ENABLE))
<>	144:ef7eb2e8f9f7	1180	#define IS_DSI_SHORT_WRITE_PACKET_TYPE(MODE) (((MODE) == DSI_DCS_SHORT_PKT_WRITE_P0) \|\| \
<>	144:ef7eb2e8f9f7	1181	((MODE) == DSI_DCS_SHORT_PKT_WRITE_P1) \|\| \
<>	144:ef7eb2e8f9f7	1182	((MODE) == DSI_GEN_SHORT_PKT_WRITE_P0) \|\| \
<>	144:ef7eb2e8f9f7	1183	((MODE) == DSI_GEN_SHORT_PKT_WRITE_P1) \|\| \
<>	144:ef7eb2e8f9f7	1184	((MODE) == DSI_GEN_SHORT_PKT_WRITE_P2))
<>	144:ef7eb2e8f9f7	1185	#define IS_DSI_LONG_WRITE_PACKET_TYPE(MODE) (((MODE) == DSI_DCS_LONG_PKT_WRITE) \|\| \
<>	144:ef7eb2e8f9f7	1186	((MODE) == DSI_GEN_LONG_PKT_WRITE))
<>	144:ef7eb2e8f9f7	1187	#define IS_DSI_READ_PACKET_TYPE(MODE) (((MODE) == DSI_DCS_SHORT_PKT_READ) \|\| \
<>	144:ef7eb2e8f9f7	1188	((MODE) == DSI_GEN_SHORT_PKT_READ_P0) \|\| \
<>	144:ef7eb2e8f9f7	1189	((MODE) == DSI_GEN_SHORT_PKT_READ_P1) \|\| \
<>	144:ef7eb2e8f9f7	1190	((MODE) == DSI_GEN_SHORT_PKT_READ_P2))
<>	144:ef7eb2e8f9f7	1191	#define IS_DSI_COMMUNICATION_DELAY(CommDelay) (((CommDelay) == DSI_SLEW_RATE_HSTX) \|\| ((CommDelay) == DSI_SLEW_RATE_LPTX) \|\| ((CommDelay) == DSI_HS_DELAY))
<>	144:ef7eb2e8f9f7	1192	#define IS_DSI_LANE_GROUP(Lane) (((Lane) == DSI_CLOCK_LANE) \|\| ((Lane) == DSI_DATA_LANES))
<>	144:ef7eb2e8f9f7	1193	#define IS_DSI_CUSTOM_LANE(CustomLane) (((CustomLane) == DSI_SWAP_LANE_PINS) \|\| ((CustomLane) == DSI_INVERT_HS_SIGNAL))
<>	144:ef7eb2e8f9f7	1194	#define IS_DSI_LANE(Lane) (((Lane) == DSI_CLOCK_LANE) \|\| ((Lane) == DSI_DATA_LANE0) \|\| ((Lane) == DSI_DATA_LANE1))
<>	144:ef7eb2e8f9f7	1195	#define IS_DSI_PHY_TIMING(Timing) (((Timing) == DSI_TCLK_POST ) \|\| \
<>	144:ef7eb2e8f9f7	1196	((Timing) == DSI_TLPX_CLK ) \|\| \
<>	144:ef7eb2e8f9f7	1197	((Timing) == DSI_THS_EXIT ) \|\| \
<>	144:ef7eb2e8f9f7	1198	((Timing) == DSI_TLPX_DATA ) \|\| \
<>	144:ef7eb2e8f9f7	1199	((Timing) == DSI_THS_ZERO ) \|\| \
<>	144:ef7eb2e8f9f7	1200	((Timing) == DSI_THS_TRAIL ) \|\| \
<>	144:ef7eb2e8f9f7	1201	((Timing) == DSI_THS_PREPARE ) \|\| \
<>	144:ef7eb2e8f9f7	1202	((Timing) == DSI_TCLK_ZERO ) \|\| \
<>	144:ef7eb2e8f9f7	1203	((Timing) == DSI_TCLK_PREPARE))
<>	144:ef7eb2e8f9f7	1204
<>	144:ef7eb2e8f9f7	1205	/**
<>	144:ef7eb2e8f9f7	1206	* @}
<>	144:ef7eb2e8f9f7	1207	*/
<>	144:ef7eb2e8f9f7	1208
<>	144:ef7eb2e8f9f7	1209	/* Private functions prototypes ----------------------------------------------*/
<>	144:ef7eb2e8f9f7	1210	/** @defgroup DSI_Private_Functions_Prototypes DSI Private Functions Prototypes
<>	144:ef7eb2e8f9f7	1211	* @{
<>	144:ef7eb2e8f9f7	1212	*/
<>	144:ef7eb2e8f9f7	1213
<>	144:ef7eb2e8f9f7	1214	/**
<>	144:ef7eb2e8f9f7	1215	* @}
<>	144:ef7eb2e8f9f7	1216	*/
<>	144:ef7eb2e8f9f7	1217
<>	144:ef7eb2e8f9f7	1218	/* Private functions ---------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	1219	/** @defgroup DSI_Private_Functions DSI Private Functions
<>	144:ef7eb2e8f9f7	1220	* @{
<>	144:ef7eb2e8f9f7	1221	*/
<>	144:ef7eb2e8f9f7	1222
<>	144:ef7eb2e8f9f7	1223	/**
<>	144:ef7eb2e8f9f7	1224	* @}
<>	144:ef7eb2e8f9f7	1225	*/
<>	144:ef7eb2e8f9f7	1226
<>	144:ef7eb2e8f9f7	1227	/**
<>	144:ef7eb2e8f9f7	1228	* @}
<>	144:ef7eb2e8f9f7	1229	*/
<>	144:ef7eb2e8f9f7	1230
<>	144:ef7eb2e8f9f7	1231	/**
<>	144:ef7eb2e8f9f7	1232	* @}
<>	144:ef7eb2e8f9f7	1233	*/
<>	144:ef7eb2e8f9f7	1234	#endif /STM32F769xx \| STM32F779xx /
<>	144:ef7eb2e8f9f7	1235
<>	144:ef7eb2e8f9f7	1236	#ifdef __cplusplus
<>	144:ef7eb2e8f9f7	1237	}
<>	144:ef7eb2e8f9f7	1238	#endif
<>	144:ef7eb2e8f9f7	1239
<>	144:ef7eb2e8f9f7	1240	#endif /* __STM32F7xx_HAL_DSI_H */
<>	144:ef7eb2e8f9f7	1241
<>	144:ef7eb2e8f9f7	1242	/********************** (C) COPYRIGHT STMicroelectronics *END OF FILE**/