Johannes Stratmann / mbed-dev

added prescaler for 16 bit pwm in LPC1347 target

Fork of mbed-dev by mbed official

common/SPI.cpp@147:ba84b7dc41a7, 2016-09-10 (annotated)

Committer:
JojoS
Date:
Sat Sep 10 15:32:04 2016 +0000
Revision:
147:ba84b7dc41a7
Parent:
144:ef7eb2e8f9f7 
added prescaler for 16 bit timers (solution as in LPC11xx), default prescaler 31 for max 28 ms period time

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2006-2013 ARM Limited
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16 #include "SPI.h"
<> 144:ef7eb2e8f9f7 17 #include "critical.h"
<> 144:ef7eb2e8f9f7 18
<> 144:ef7eb2e8f9f7 19 #if DEVICE_SPI
<> 144:ef7eb2e8f9f7 20
<> 144:ef7eb2e8f9f7 21 namespace mbed {
<> 144:ef7eb2e8f9f7 22
<> 144:ef7eb2e8f9f7 23 #if DEVICE_SPI_ASYNCH && TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 24 CircularBuffer<Transaction<SPI>, TRANSACTION_QUEUE_SIZE_SPI> SPI::_transaction_buffer;
<> 144:ef7eb2e8f9f7 25 #endif
<> 144:ef7eb2e8f9f7 26
<> 144:ef7eb2e8f9f7 27 SPI::SPI(PinName mosi, PinName miso, PinName sclk, PinName ssel) :
<> 144:ef7eb2e8f9f7 28 _spi(),
<> 144:ef7eb2e8f9f7 29 #if DEVICE_SPI_ASYNCH
<> 144:ef7eb2e8f9f7 30 _irq(this),
<> 144:ef7eb2e8f9f7 31 _usage(DMA_USAGE_NEVER),
<> 144:ef7eb2e8f9f7 32 #endif
<> 144:ef7eb2e8f9f7 33 _bits(8),
<> 144:ef7eb2e8f9f7 34 _mode(0),
<> 144:ef7eb2e8f9f7 35 _hz(1000000) {
<> 144:ef7eb2e8f9f7 36 // No lock needed in the constructor
<> 144:ef7eb2e8f9f7 37
<> 144:ef7eb2e8f9f7 38 spi_init(&_spi, mosi, miso, sclk, ssel);
<> 144:ef7eb2e8f9f7 39 aquire();
<> 144:ef7eb2e8f9f7 40 }
<> 144:ef7eb2e8f9f7 41
<> 144:ef7eb2e8f9f7 42 void SPI::format(int bits, int mode) {
<> 144:ef7eb2e8f9f7 43 lock();
<> 144:ef7eb2e8f9f7 44 _bits = bits;
<> 144:ef7eb2e8f9f7 45 _mode = mode;
<> 144:ef7eb2e8f9f7 46 SPI::_owner = NULL; // Not that elegant, but works. rmeyer
<> 144:ef7eb2e8f9f7 47 aquire();
<> 144:ef7eb2e8f9f7 48 unlock();
<> 144:ef7eb2e8f9f7 49 }
<> 144:ef7eb2e8f9f7 50
<> 144:ef7eb2e8f9f7 51 void SPI::frequency(int hz) {
<> 144:ef7eb2e8f9f7 52 lock();
<> 144:ef7eb2e8f9f7 53 _hz = hz;
<> 144:ef7eb2e8f9f7 54 SPI::_owner = NULL; // Not that elegant, but works. rmeyer
<> 144:ef7eb2e8f9f7 55 aquire();
<> 144:ef7eb2e8f9f7 56 unlock();
<> 144:ef7eb2e8f9f7 57 }
<> 144:ef7eb2e8f9f7 58
<> 144:ef7eb2e8f9f7 59 SPI* SPI::_owner = NULL;
<> 144:ef7eb2e8f9f7 60 SingletonPtr<PlatformMutex> SPI::_mutex;
<> 144:ef7eb2e8f9f7 61
<> 144:ef7eb2e8f9f7 62 // ignore the fact there are multiple physical spis, and always update if it wasnt us last
<> 144:ef7eb2e8f9f7 63 void SPI::aquire() {
<> 144:ef7eb2e8f9f7 64 lock();
<> 144:ef7eb2e8f9f7 65 if (_owner != this) {
<> 144:ef7eb2e8f9f7 66 spi_format(&_spi, _bits, _mode, 0);
<> 144:ef7eb2e8f9f7 67 spi_frequency(&_spi, _hz);
<> 144:ef7eb2e8f9f7 68 _owner = this;
<> 144:ef7eb2e8f9f7 69 }
<> 144:ef7eb2e8f9f7 70 unlock();
<> 144:ef7eb2e8f9f7 71 }
<> 144:ef7eb2e8f9f7 72
<> 144:ef7eb2e8f9f7 73 int SPI::write(int value) {
<> 144:ef7eb2e8f9f7 74 lock();
<> 144:ef7eb2e8f9f7 75 aquire();
<> 144:ef7eb2e8f9f7 76 int ret = spi_master_write(&_spi, value);
<> 144:ef7eb2e8f9f7 77 unlock();
<> 144:ef7eb2e8f9f7 78 return ret;
<> 144:ef7eb2e8f9f7 79 }
<> 144:ef7eb2e8f9f7 80
<> 144:ef7eb2e8f9f7 81 void SPI::lock() {
<> 144:ef7eb2e8f9f7 82 _mutex->lock();
<> 144:ef7eb2e8f9f7 83 }
<> 144:ef7eb2e8f9f7 84
<> 144:ef7eb2e8f9f7 85 void SPI::unlock() {
<> 144:ef7eb2e8f9f7 86 _mutex->unlock();
<> 144:ef7eb2e8f9f7 87 }
<> 144:ef7eb2e8f9f7 88
<> 144:ef7eb2e8f9f7 89 #if DEVICE_SPI_ASYNCH
<> 144:ef7eb2e8f9f7 90
<> 144:ef7eb2e8f9f7 91 int SPI::transfer(const void *tx_buffer, int tx_length, void *rx_buffer, int rx_length, unsigned char bit_width, const event_callback_t& callback, int event)
<> 144:ef7eb2e8f9f7 92 {
<> 144:ef7eb2e8f9f7 93 if (spi_active(&_spi)) {
<> 144:ef7eb2e8f9f7 94 return queue_transfer(tx_buffer, tx_length, rx_buffer, rx_length, bit_width, callback, event);
<> 144:ef7eb2e8f9f7 95 }
<> 144:ef7eb2e8f9f7 96 start_transfer(tx_buffer, tx_length, rx_buffer, rx_length, bit_width, callback, event);
<> 144:ef7eb2e8f9f7 97 return 0;
<> 144:ef7eb2e8f9f7 98 }
<> 144:ef7eb2e8f9f7 99
<> 144:ef7eb2e8f9f7 100 void SPI::abort_transfer()
<> 144:ef7eb2e8f9f7 101 {
<> 144:ef7eb2e8f9f7 102 spi_abort_asynch(&_spi);
<> 144:ef7eb2e8f9f7 103 #if TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 104 dequeue_transaction();
<> 144:ef7eb2e8f9f7 105 #endif
<> 144:ef7eb2e8f9f7 106 }
<> 144:ef7eb2e8f9f7 107
<> 144:ef7eb2e8f9f7 108
<> 144:ef7eb2e8f9f7 109 void SPI::clear_transfer_buffer()
<> 144:ef7eb2e8f9f7 110 {
<> 144:ef7eb2e8f9f7 111 #if TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 112 _transaction_buffer.reset();
<> 144:ef7eb2e8f9f7 113 #endif
<> 144:ef7eb2e8f9f7 114 }
<> 144:ef7eb2e8f9f7 115
<> 144:ef7eb2e8f9f7 116 void SPI::abort_all_transfers()
<> 144:ef7eb2e8f9f7 117 {
<> 144:ef7eb2e8f9f7 118 clear_transfer_buffer();
<> 144:ef7eb2e8f9f7 119 abort_transfer();
<> 144:ef7eb2e8f9f7 120 }
<> 144:ef7eb2e8f9f7 121
<> 144:ef7eb2e8f9f7 122 int SPI::set_dma_usage(DMAUsage usage)
<> 144:ef7eb2e8f9f7 123 {
<> 144:ef7eb2e8f9f7 124 if (spi_active(&_spi)) {
<> 144:ef7eb2e8f9f7 125 return -1;
<> 144:ef7eb2e8f9f7 126 }
<> 144:ef7eb2e8f9f7 127 _usage = usage;
<> 144:ef7eb2e8f9f7 128 return 0;
<> 144:ef7eb2e8f9f7 129 }
<> 144:ef7eb2e8f9f7 130
<> 144:ef7eb2e8f9f7 131 int SPI::queue_transfer(const void *tx_buffer, int tx_length, void *rx_buffer, int rx_length, unsigned char bit_width, const event_callback_t& callback, int event)
<> 144:ef7eb2e8f9f7 132 {
<> 144:ef7eb2e8f9f7 133 #if TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 134 transaction_t t;
<> 144:ef7eb2e8f9f7 135
<> 144:ef7eb2e8f9f7 136 t.tx_buffer = const_cast<void *>(tx_buffer);
<> 144:ef7eb2e8f9f7 137 t.tx_length = tx_length;
<> 144:ef7eb2e8f9f7 138 t.rx_buffer = rx_buffer;
<> 144:ef7eb2e8f9f7 139 t.rx_length = rx_length;
<> 144:ef7eb2e8f9f7 140 t.event = event;
<> 144:ef7eb2e8f9f7 141 t.callback = callback;
<> 144:ef7eb2e8f9f7 142 t.width = bit_width;
<> 144:ef7eb2e8f9f7 143 Transaction<SPI> transaction(this, t);
<> 144:ef7eb2e8f9f7 144 if (_transaction_buffer.full()) {
<> 144:ef7eb2e8f9f7 145 return -1; // the buffer is full
<> 144:ef7eb2e8f9f7 146 } else {
<> 144:ef7eb2e8f9f7 147 core_util_critical_section_enter();
<> 144:ef7eb2e8f9f7 148 _transaction_buffer.push(transaction);
<> 144:ef7eb2e8f9f7 149 if (!spi_active(&_spi)) {
<> 144:ef7eb2e8f9f7 150 dequeue_transaction();
<> 144:ef7eb2e8f9f7 151 }
<> 144:ef7eb2e8f9f7 152 core_util_critical_section_exit();
<> 144:ef7eb2e8f9f7 153 return 0;
<> 144:ef7eb2e8f9f7 154 }
<> 144:ef7eb2e8f9f7 155 #else
<> 144:ef7eb2e8f9f7 156 return -1;
<> 144:ef7eb2e8f9f7 157 #endif
<> 144:ef7eb2e8f9f7 158 }
<> 144:ef7eb2e8f9f7 159
<> 144:ef7eb2e8f9f7 160 void SPI::start_transfer(const void *tx_buffer, int tx_length, void *rx_buffer, int rx_length, unsigned char bit_width, const event_callback_t& callback, int event)
<> 144:ef7eb2e8f9f7 161 {
<> 144:ef7eb2e8f9f7 162 aquire();
<> 144:ef7eb2e8f9f7 163 _callback = callback;
<> 144:ef7eb2e8f9f7 164 _irq.callback(&SPI::irq_handler_asynch);
<> 144:ef7eb2e8f9f7 165 spi_master_transfer(&_spi, tx_buffer, tx_length, rx_buffer, rx_length, bit_width, _irq.entry(), event , _usage);
<> 144:ef7eb2e8f9f7 166 }
<> 144:ef7eb2e8f9f7 167
<> 144:ef7eb2e8f9f7 168 #if TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 169
<> 144:ef7eb2e8f9f7 170 void SPI::start_transaction(transaction_t *data)
<> 144:ef7eb2e8f9f7 171 {
<> 144:ef7eb2e8f9f7 172 start_transfer(data->tx_buffer, data->tx_length, data->rx_buffer, data->rx_length, data->width, data->callback, data->event);
<> 144:ef7eb2e8f9f7 173 }
<> 144:ef7eb2e8f9f7 174
<> 144:ef7eb2e8f9f7 175 void SPI::dequeue_transaction()
<> 144:ef7eb2e8f9f7 176 {
<> 144:ef7eb2e8f9f7 177 Transaction<SPI> t;
<> 144:ef7eb2e8f9f7 178 if (_transaction_buffer.pop(t)) {
<> 144:ef7eb2e8f9f7 179 SPI* obj = t.get_object();
<> 144:ef7eb2e8f9f7 180 transaction_t* data = t.get_transaction();
<> 144:ef7eb2e8f9f7 181 obj->start_transaction(data);
<> 144:ef7eb2e8f9f7 182 }
<> 144:ef7eb2e8f9f7 183 }
<> 144:ef7eb2e8f9f7 184
<> 144:ef7eb2e8f9f7 185 #endif
<> 144:ef7eb2e8f9f7 186
<> 144:ef7eb2e8f9f7 187 void SPI::irq_handler_asynch(void)
<> 144:ef7eb2e8f9f7 188 {
<> 144:ef7eb2e8f9f7 189 int event = spi_irq_handler_asynch(&_spi);
<> 144:ef7eb2e8f9f7 190 if (_callback && (event & SPI_EVENT_ALL)) {
<> 144:ef7eb2e8f9f7 191 _callback.call(event & SPI_EVENT_ALL);
<> 144:ef7eb2e8f9f7 192 }
<> 144:ef7eb2e8f9f7 193 #if TRANSACTION_QUEUE_SIZE_SPI
<> 144:ef7eb2e8f9f7 194 if (event & (SPI_EVENT_ALL | SPI_EVENT_INTERNAL_TRANSFER_COMPLETE)) {
<> 144:ef7eb2e8f9f7 195 // SPI peripheral is free (event happend), dequeue transaction
<> 144:ef7eb2e8f9f7 196 dequeue_transaction();
<> 144:ef7eb2e8f9f7 197 }
<> 144:ef7eb2e8f9f7 198 #endif
<> 144:ef7eb2e8f9f7 199 }
<> 144:ef7eb2e8f9f7 200
<> 144:ef7eb2e8f9f7 201 #endif
<> 144:ef7eb2e8f9f7 202
<> 144:ef7eb2e8f9f7 203 } // namespace mbed
<> 144:ef7eb2e8f9f7 204
<> 144:ef7eb2e8f9f7 205 #endif